专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW520548B 填埋熱氧化物之淺溝隔離半導體裝置有权
简体标题：填埋热氧化物之浅沟隔离半导体设备
公开(公告)号：TW520548B
公开(公告)日：2003-02-11
申请号：TW088107569
申请日：1999-05-11
申请人：高級微裝置公司 , 富士通股份有限公司
发明人：孫禹 , 劉台鳳 , 何月松 , 鍛治田達也 , 張紹尊 , 張稷 , 陳鴻生
IPC分类号： H01L
CPC分类号： H01L21/7621 , H01L21/76232
摘要：一種產製淺溝隔離半導體之裝置和方法。此方法包括提供製有薄的阻障氧化層之半導體基片構件，在此阻障氧化層上設有複數個間隔開之氮化矽墊之步驟。在間隔開之氮化矽墊之間之區域，具有劃出形成淺隔離渠溝之U形區域，並疊置成氧化矽和多晶矽層。U形區域設鄰接相對著氮化矽墊之氧化物和多晶矽材料之緩衝區域，可在蝕刻形成隔離渠溝期間防止氮化矽之蝕刻。多晶矽進一步蝕刻形成寬的具有傾斜側壁的第二U形區域，此第二U形區域設有相對形成間隔器之緩衝材料，此緩衝材料有助於形成V形隔離渠溝區進入半導體基片構件內達預定的深度，而不會蝕刻到氮化矽墊。V形渠溝接著填埋由熱氧化物方法所生長成之二氧化矽。V形隔離渠溝之上部在經過填埋沉積之二氧化矽後，下一步可進行化學機械研磨處理。
简体摘要：一种产制浅沟隔离半导体之设备和方法。此方法包括提供制有薄的阻障氧化层之半导体基片构件，在此阻障氧化层上设有复数个间隔开之氮化硅垫之步骤。在间隔开之氮化硅垫之间之区域，具有划出形成浅隔离渠沟之U形区域，并叠置成氧化硅和多晶硅层。U形区域设邻接相对着氮化硅垫之氧化物和多晶硅材料之缓冲区域，可在蚀刻形成隔离渠沟期间防止氮化硅之蚀刻。多晶硅进一步蚀刻形成宽的具有倾斜侧壁的第二U形区域，此第二U形区域设有相对形成间隔器之缓冲材料，此缓冲材料有助于形成V形隔离渠沟区进入半导体基片构件内达预定的深度，而不会蚀刻到氮化硅垫。V形渠沟接着填埋由热氧化物方法所生长成之二氧化硅。V形隔离渠沟之上部在经过填埋沉积之二氧化硅后，下一步可进行化学机械研磨处理。

2. 发明专利

TW457711B 對於NAND技術接觸大小控制之方法失效
简体标题：对于NAND技术接触大小控制之方法
公开(公告)号：TW457711B
公开(公告)日：2001-10-01
申请号：TW089116754
申请日：2000-08-18
申请人：高級微裝置公司
发明人：王踐識 , 張國華 , 方浩 , 高經緯 , 張紹尊 , 劉台鳳
IPC分类号： H01L
CPC分类号： H01L21/76843 , H01L21/76804 , H01L21/76814 , H01L23/485 , H01L2924/0002 , H01L2924/00
摘要：本發明提供一種用來在快閃記憶體裝置提供互連之方法。第一個實施例包括在一個裝置周圍區域形成至少一個接觸孔;以離子撞擊該至少一個接觸孔之底部，在此離子破壞存留於至少一個接觸孔之底部所不希望獲得之氧化物；沈積障礙金屬層於至少一個接觸孔內，其中該障礙金屬層破壞遺留於至少一個接觸孔之底部所不希望獲得之氧化物，以及於此以離子撞擊及沈積障礙金屬層減小至少一個接觸孔所不希望之變寬；以及沈積接觸材料於至少一個接觸孔內。由第一個實施例，離子及鈦金屬兩者皆破壞不希望獲得之氧化物且兩者皆不破壞接觸孔側面所希望氧化物至相當的程度。因此，在接觸孔底部所不希望獲得之氧化物被移除，而接觸孔的放大也減小。第二個實施例之方法，使用一個具有錐形側其頂端較底部為寬之接觸孔，於此錐形側減小不注意蝕刻任何臨近接觸孔之場氧化物之機會。在第三個實施例之方法，結合之第一及第二個實施例，同時減小接觸孔放大以及不注意蝕刻場氧化物之機會。裝置的可信度因此增加。
简体摘要：本发明提供一种用来在闪存设备提供互连之方法。第一个实施例包括在一个设备周围区域形成至少一个接触孔;以离子撞击该至少一个接触孔之底部，在此离子破坏存留于至少一个接触孔之底部所不希望获得之氧化物；沉积障碍金属层于至少一个接触孔内，其中该障碍金属层破坏遗留于至少一个接触孔之底部所不希望获得之氧化物，以及于此以离子撞击及沉积障碍金属层减小至少一个接触孔所不希望之变宽；以及沉积接触材料于至少一个接触孔内。由第一个实施例，离子及钛金属两者皆破坏不希望获得之氧化物且两者皆不破坏接触孔侧面所希望氧化物至相当的程度。因此，在接触孔底部所不希望获得之氧化物被移除，而接触孔的放大也减小。第二个实施例之方法，使用一个具有锥形侧其顶端较底部为宽之接触孔，于此锥形侧减小不注意蚀刻任何临近接触孔之场氧化物之机会。在第三个实施例之方法，结合之第一及第二个实施例，同时减小接触孔放大以及不注意蚀刻场氧化物之机会。设备的可信度因此增加。

3. 发明专利

TW513762B 介層蝕刻後對於聚合體移除之電漿處理有权
简体标题：介层蚀刻后对于聚合体移除之等离子处理
公开(公告)号：TW513762B
公开(公告)日：2002-12-11
申请号：TW089122213
申请日：2000-10-23
申请人：高級微裝置公司
发明人：莫哈曼德 R 瑞克山德若 , 張紹尊 , 劉台鳳
IPC分类号： H01L
CPC分类号： H01L21/02063 , H01L21/31116 , H01L21/31138 , H01L21/76814
摘要：於半導體裝置內製造連接孔(via)的方法和技藝。此方法包括施加含有OH/H例如H2O或O2或形成氣體電漿，至裝置的層蝕刻後之連接孔。施加氧氣和氟基系混合物的電漿所完成連接孔的清洗，其清洗後連接孔的尺寸和表面品質損失非常少。在另一方面，含有OH/H的電漿和氧氣及氟基系電漿係合併使用以清洗連接孔。
简体摘要：于半导体设备内制造连接孔(via)的方法和技艺。此方法包括施加含有OH/H例如H2O或O2或形成气体等离子，至设备的层蚀刻后之连接孔。施加氧气和氟基系混合物的等离子所完成连接孔的清洗，其清洗后连接孔的尺寸和表面品质损失非常少。在另一方面，含有OH/H的等离子和氧气及氟基系等离子系合并使用以清洗连接孔。

4. 发明专利

TW301043B 形成於晶圓上之半導體裝置,以及製造此半導體裝置之方法失效
简体标题：形成于晶圆上之半导体设备,以及制造此半导体设备之方法
公开(公告)号：TW301043B
公开(公告)日：1997-03-21
申请号：TW084107888
申请日：1995-07-29
申请人：高級微裝置公司
发明人：張紹尊 , 張運光
IPC分类号： H01L
CPC分类号： H01L23/53242 , H01L23/53228 , H01L23/53238 , H01L23/53252 , H01L23/5329 , H01L2924/0002 , Y10S148/10 , Y10S148/106 , Y10S438/95 , Y10S438/951 , H01L2924/00
摘要：在半導體裝置中與金屬線接觸之互接件包含有諸如銅、金、銀、或白金之低電阻金屬，且其是由具有諸如笨并環丁烯或其衍生物之低電介質常數之材料分開。利用三層抗蝕劑結構，以及去除程序以便形成此互接件。此低電介長常數材料提供擴散障壁給低電阻金屬之擴散。此三層抗蝕劑包含有第一層之可溶解聚合物，第二層之硬幕罩材料，和第三層之抗蝕劑材料。其最終結構提供具有加快之速度和易於製造的積體電路。
简体摘要：在半导体设备中与金属线接触之互接件包含有诸如铜、金、银、或白金之低电阻金属，且其是由具有诸如笨并环丁烯或其衍生物之低电介质常数之材料分开。利用三层抗蚀剂结构，以及去除进程以便形成此互接件。此低电介长常数材料提供扩散障壁给低电阻金属之扩散。此三层抗蚀剂包含有第一层之可溶解聚合物，第二层之硬幕罩材料，和第三层之抗蚀剂材料。其最终结构提供具有加快之速度和易于制造的集成电路。

5. 发明专利

TW293149B 用於多階金屬化及互接結構之簡化雙重鑲嵌法失效
简体标题：用于多阶金属化及互接结构之简化双重镶嵌法
公开(公告)号：TW293149B
公开(公告)日：1996-12-11
申请号：TW084103212
申请日：1995-04-01
申请人：高級微裝置公司
发明人：林明仁 , 張紹尊 , 張運光 , 黃敬之 , 劉台鳳
IPC分类号： H01L
CPC分类号： H01L21/7681 , H01L21/76807 , H01L21/76813
摘要：一種具有較小佈線間隔之互接結構的半導體裝置，其係利用一種改良型雙重鑲嵌程序製造而成。其實施例，可在單一之蝕刻步驟中，同時形成導電管道和導電佈線。
简体摘要：一种具有较小布线间隔之互接结构的半导体设备，其系利用一种改良型双重镶嵌进程制造而成。其实施例，可在单一之蚀刻步骤中，同时形成导电管道和导电布线。

6. 发明专利

TW270227B 於多層互接件結構中呈遞減之層間電介常數以增加裝置速度功能之方法失效
简体标题：于多层互接件结构中呈递减之层间电介常数以增加设备速度功能之方法
公开(公告)号：TW270227B
公开(公告)日：1996-02-11
申请号：TW084107885
申请日：1995-07-29
申请人：高級微裝置公司
发明人：張紹尊 , 張運光
IPC分类号： H01L
CPC分类号： H01L21/7682 , Y10S148/05
摘要：半導體裝置的RC時間常數係藉由減少電容C而降低。電容之減少係藉由將中間層之二氧化矽(電介常數為4.0)換成空氣(電介常數為1.0)而達成。或者，該空氣之空間可填塞低電介常數之材料，像是具有在大約2.2至3.4之範圍內的電介常數之有機材料。在任一種情況中，該裝置之最終的有效電介常數可降低。由於有效電介常數降低的結果，可達銍較小的RC時間常數，而產生更高的裝置速度。
简体摘要：半导体设备的RC时间常数系借由减少电容C而降低。电容之减少系借由将中间层之二氧化硅(电介常数为4.0)换成空气(电介常数为1.0)而达成。或者，该空气之空间可填塞低电介常数之材料，像是具有在大约2.2至3.4之范围内的电介常数之有机材料。在任一种情况中，该设备之最终的有效电介常数可降低。由于有效电介常数降低的结果，可达铚较小的RC时间常数，而产生更高的设备速度。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式