专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200422864A 根據分支目標的分支預測之方法及裝置 METHOD AND APPARATUS FOR BRANCH PREDICTION BASED ON BRANCH TARGETS 审中-公开
简体标题：根据分支目标的分支预测之方法及设备 METHOD AND APPARATUS FOR BRANCH PREDICTION BASED ON BRANCH TARGETS
公开(公告)号：TW200422864A
公开(公告)日：2004-11-01
申请号：TW093107413
申请日：2004-03-19
申请人：類比儀器公司 ANALOG DEVICES, INC.
发明人：桑M 崔恩 TRAN, THANG M. , 瑞維普萊塔席 SINGH, RAVI PRATRAP , 迪琶都瑞瓦米 DURAISWAMY, DEEPA , 舒坎斯凱納 KANNAN, SRIKANTH
IPC分类号： G06F
CPC分类号： G06F9/3806 , G06F9/3804 , G06F9/3844
摘要：用於在數位處理器中的分支預測之方法及裝置係被提出。一種方法係包含提供具有一個標籤陣列以及一個資料陣列的分支目標緩衝器，其中在該標籤陣列中的每個項目係提供一個索引至該資料陣列中之一個對應的項目、儲存代表一個目前的分支指令之一個分支目標的資訊在該標籤陣列中之一個所選的項目中、儲存代表下一個分支指令的一個分支目標之資訊在該資料陣列中之一個對應的項目中、以及回應於一項與該標籤陣列中的一個項目之相符以提供代表該下一個分支指令的分支目標之資訊。代表該下一個分支指令的分支目標之資訊可以包含該下一個分支指令的一個被採用的分支目標位址以及一個偏移值。該偏移值可以代表接在該下一個分支指令之後的下一個循序的指令之一個位址。
简体摘要：用于在数码处理器中的分支预测之方法及设备系被提出。一种方法系包含提供具有一个标签数组以及一个数据数组的分支目标缓冲器，其中在该标签数组中的每个项目系提供一个索引至该数据数组中之一个对应的项目、存储代表一个目前的分支指令之一个分支目标的信息在该标签数组中之一个所选的项目中、存储代表下一个分支指令的一个分支目标之信息在该数据数组中之一个对应的项目中、以及回应于一项与该标签数组中的一个项目之相符以提供代表该下一个分支指令的分支目标之信息。代表该下一个分支指令的分支目标之信息可以包含该下一个分支指令的一个被采用的分支目标位址以及一个偏移值。该偏移值可以代表接在该下一个分支指令之后的下一个循序的指令之一个位址。

2. 发明专利

TWI283828B 指令對齊單元、方法及系統與用於其之對齊控制邏輯單元 UNITS, METHODS AND SYSTEMS FOR INSTRUCTION ALIGNMENT AND ALIGNMENT CONTROL LOGIC UNIT THEREFOR 失效
简体标题：指令对齐单元、方法及系统与用于其之对齐控制逻辑单元 UNITS, METHODS AND SYSTEMS FOR INSTRUCTION ALIGNMENT AND ALIGNMENT CONTROL LOGIC UNIT THEREFOR
公开(公告)号：TWI283828B
公开(公告)日：2007-07-11
申请号：TW093114616
申请日：2004-05-24
申请人：類比儀器公司 ANALOG DEVICES, INC.
发明人：桑M 崔恩 TRAN, THANG M. , 瑞維普萊塔席 SINGH, RAVI PRATRAP , 迪琶都瑞瓦米 DURAISWAMY, DEEPA , 舒坎斯凱納 KANNAN, SRIKANTH
IPC分类号： G06F
CPC分类号： G06F9/30152 , G06F9/3816 , G06F9/382
摘要：一種用於對齊在一個具有管線化的架構之數位處理器中的指令之指令對齊單元係包含在一個管線級n中之一個指令佇列、一個目前的指令緩衝器以及下一個指令緩衝器、在一個管線級n+1中之一個對齊後的指令緩衝器、指令提取邏輯，其係用於從一個指令快取或是從該下一個指令緩衝器將指令載入該目前的指令緩衝器並且用於從該指令快取或是從該指令佇列將指令載入該下一個指令緩衝器、以及對齊控制邏輯，其係回應於內含在該些指令中的指令長度資訊以用於控制從該目前的指令緩衝器以及下一個指令緩衝器至該對齊後的指令緩衝器之指令的傳輸。該對齊控制邏輯係包含用於預先解碼該些指令以提供指令長度資訊的預解碼器以及回應於該指令長度資訊以用於產生一個目前的指令指標以用於控制指令至該對齊後的指令緩衝器之傳輸的指標產生邏輯。
简体摘要：一种用于对齐在一个具有管线化的架构之数码处理器中的指令之指令对齐单元系包含在一个管线级n中之一个指令队列、一个目前的指令缓冲器以及下一个指令缓冲器、在一个管线级n+1中之一个对齐后的指令缓冲器、指令提取逻辑，其系用于从一个指令缓存或是从该下一个指令缓冲器将指令加载该目前的指令缓冲器并且用于从该指令缓存或是从该指令队列将指令加载该下一个指令缓冲器、以及对齐控制逻辑，其系回应于内含在该些指令中的指令长度信息以用于控制从该目前的指令缓冲器以及下一个指令缓冲器至该对齐后的指令缓冲器之指令的传输。该对齐控制逻辑系包含用于预先译码该些指令以提供指令长度信息的预译码器以及回应于该指令长度信息以用于产生一个目前的指令指针以用于控制指令至该对齐后的指令缓冲器之传输的指针产生逻辑。

3. 发明专利

TW200539024A 用於指令對齊之方法及裝置 METHODS AND APPARATUS FOR INSTRUCTION ALIGNMENT 失效
简体标题：用于指令对齐之方法及设备 METHODS AND APPARATUS FOR INSTRUCTION ALIGNMENT
公开(公告)号：TW200539024A
公开(公告)日：2005-12-01
申请号：TW093114616
申请日：2004-05-24
申请人：類比儀器公司 ANALOG DEVICES, INC.
发明人：桑M 崔恩 TRAN, THANG M. , 瑞維普萊塔席 SINGH, RAVI PRATRAP , 迪琶都瑞瓦米 DURAISWAMY, DEEPA , 舒坎斯凱納 KANNAN, SRIKANTH
IPC分类号： G06F
CPC分类号： G06F9/30152 , G06F9/3816 , G06F9/382
摘要：一種用於對齊在一個具有管線化的架構之數位處理器中的指令之指令對齊單元係包含在一個管線級n中之一個指令佇列、一個目前的指令緩衝器以及下一個指令緩衝器、在一個管線級n＋1中之一個對齊後的指令緩衝器、指令提取邏輯，其係用於從一個指令快取或是從該下一個指令緩衝器將指令載入該目前的指令緩衝器並且用於從該指令快取或是從該指令佇列將指令載入該下一個指令緩衝器、以及對齊控制邏輯，其係回應於內含在該些指今中的指令長度資訊以用於控制從該目前的指令緩衝器以及下一個指令緩衝器至該對齊後的指令緩衝器之指令的傳輸。該對齊控制邏輯係包含用於預先解碼該些指令以提供指令長度資訊的預解碼器以及回應於該指令長度資訊以用於產生一個目前的指令指標以用於控制指令至該對齊後的指令緩衝器之傳輸的指標產生邏輯。
简体摘要：一种用于对齐在一个具有管线化的架构之数码处理器中的指令之指令对齐单元系包含在一个管线级n中之一个指令队列、一个目前的指令缓冲器以及下一个指令缓冲器、在一个管线级n＋1中之一个对齐后的指令缓冲器、指令提取逻辑，其系用于从一个指令缓存或是从该下一个指令缓冲器将指令加载该目前的指令缓冲器并且用于从该指令缓存或是从该指令队列将指令加载该下一个指令缓冲器、以及对齐控制逻辑，其系回应于内含在该些指今中的指令长度信息以用于控制从该目前的指令缓冲器以及下一个指令缓冲器至该对齐后的指令缓冲器之指令的传输。该对齐控制逻辑系包含用于预先译码该些指令以提供指令长度信息的预译码器以及回应于该指令长度信息以用于产生一个目前的指令指针以用于控制指令至该对齐后的指令缓冲器之传输的指针产生逻辑。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式