专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI549225B 記憶體結構及其製造方法有权
简体标题：内存结构及其制造方法
公开(公告)号：TWI549225B
公开(公告)日：2016-09-11
申请号：TW103132085
申请日：2014-09-17
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 施能泰 , SHIH, NENG TAI , 胡耀文 , HU, YAW-WEN , 呂承恩 , LUE, CHENG EN
IPC分类号： H01L21/8239 , H01L27/108

2. 发明专利

TWI549260B 半導體結構有权
简体标题：半导体结构
公开(公告)号：TWI549260B
公开(公告)日：2016-09-11
申请号：TW103138611
申请日：2014-11-06
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 施能泰 , SHIH, NENG TAI , 胡耀文 , HU, YAW-WEN
IPC分类号： H01L27/108 , H01L21/265 , G11C7/18
CPC分类号： H01L27/10823 , H01L27/088 , H01L29/0847 , H01L29/4236 , H01L29/4966 , H01L29/66621 , H01L29/66659 , H01L29/7835

3. 发明专利

TW201614806A 半導體結構审中-公开
简体标题：半导体结构
公开(公告)号：TW201614806A
公开(公告)日：2016-04-16
申请号：TW103138611
申请日：2014-11-06
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 施能泰 , SHIH, NENG TAI , 胡耀文 , HU, YAW-WEN
IPC分类号： H01L27/108 , H01L21/265 , G11C7/18
CPC分类号： H01L27/10823 , H01L27/088 , H01L29/0847 , H01L29/4236 , H01L29/4966 , H01L29/66621 , H01L29/66659 , H01L29/7835
摘要：一種半導體結構，包含有一半導體基底；一主動區，位於該半導體基底中；兩條溝槽，截穿過該主動區並將該主動區區隔成一源極區和兩個汲極區；一馬鞍形的N+/N-/N+結構，位於該主動區的該源極區中；以及兩個N+汲極摻雜區分別位於該兩個汲極區中。
简体摘要：一种半导体结构，包含有一半导体基底；一主动区，位于该半导体基底中；两条沟槽，截穿过该主动区并将该主动区区隔成一源极区和两个汲极区；一马鞍形的N+/N-/N+结构，位于该主动区的该源极区中；以及两个N+汲极掺杂区分别位于该两个汲极区中。

4. 发明专利

TW201614842A 電晶體及其製造方法审中-公开
简体标题：晶体管及其制造方法
公开(公告)号：TW201614842A
公开(公告)日：2016-04-16
申请号：TW104100077
申请日：2015-01-05
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 施能泰 , SHIH, NENG TAI , 胡耀文 , HU, YAW-WEN
IPC分类号： H01L29/78 , H01L23/52
CPC分类号： H01L29/4236 , H01L21/265 , H01L21/26513 , H01L27/10823 , H01L27/10876 , H01L27/10885 , H01L29/0847 , H01L29/36 , H01L29/66621 , H01L29/66666 , H01L29/7827
摘要：一種電晶體的製造方法，包括下列步驟：提供一基材，基材上形成有兩個溝槽，兩個溝槽之間定義出一位元線接點，每一個溝槽的一側定義出一電容接點；設置一介電層於每一個溝槽內；設置一導電材料於每一個介電層上，以形成一閘極結構於每一個溝槽內；注入低劑量的摻雜至基材的位元線接點以及兩個電容接點，以形成一汲極區於每一個電容接點；以及，再一次注入低劑量的摻雜至基材的位元線接點，以形成一平區於位元線接點，平區具有實質上均勻分布的摻雜濃度，平區的頂端是高於每一個閘極結構的頂端，平區的底端是低於每一個閘極結構的底端。
简体摘要：一种晶体管的制造方法，包括下列步骤：提供一基材，基材上形成有两个沟槽，两个沟槽之间定义出一比特线接点，每一个沟槽的一侧定义出一电容接点；设置一介电层于每一个沟槽内；设置一导电材料于每一个介电层上，以形成一闸极结构于每一个沟槽内；注入低剂量的掺杂至基材的比特线接点以及两个电容接点，以形成一汲极区于每一个电容接点；以及，再一次注入低剂量的掺杂至基材的比特线接点，以形成一平区于比特线接点，平区具有实质上均匀分布的掺杂浓度，平区的顶端是高于每一个闸极结构的顶端，平区的底端是低于每一个闸极结构的底端。

5. 发明专利

TWI560884B 半導體裝置及其製造方法有权
简体标题：半导体设备及其制造方法
公开(公告)号：TWI560884B
公开(公告)日：2016-12-01
申请号：TW103124732
申请日：2014-07-18
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 胡耀文 , HU, YAW-WEN , 施能泰 , SHIH, NENG TAI , 姜序 , CHIANG, HSU , 張育菁 , CHANG, YU JING , 許恆豪 , HSU, HENG HAO
IPC分类号： H01L29/78 , H01L21/28
CPC分类号： H01L29/4236 , H01L21/26586 , H01L29/66621 , H01L29/7834

6. 发明专利

TW201545349A 半導體裝置及其製造方法审中-公开
简体标题：半导体设备及其制造方法
公开(公告)号：TW201545349A
公开(公告)日：2015-12-01
申请号：TW103124732
申请日：2014-07-18
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 胡耀文 , HU, YAW-WEN , 施能泰 , SHIH, NENG TAI , 姜序 , CHIANG, HSU , 張育菁 , CHANG, YU JING , 許恆豪 , HSU, HENG HAO
IPC分类号： H01L29/78 , H01L21/28
CPC分类号： H01L29/4236 , H01L21/26586 , H01L29/66621 , H01L29/7834
摘要：一種具有溝槽式閘極的半導體裝置，包括基底、閘極電極以及閘極介電層。基底具有溝槽，閘極電極設置於溝槽內。閘極介電層設置於溝槽的內側表面，其中，閘極電極與基底之間經由閘極介電層而電性絕緣。基底還具有一對摻雜區，一對摻雜區分別沿著溝槽的兩個橫向側壁而垂直分佈於溝槽兩側的基底。每一個摻雜區包括第一部分以及位於第一部分上方的第二部分。第一部分在垂直方向上延伸至閘極電極兩側的基底。第一部分的橫向尺寸小於第二部分的橫向尺寸，且第一部分的摻雜濃度小於第二部分的摻雜濃度。
简体摘要：一种具有沟槽式闸极的半导体设备，包括基底、闸极电极以及闸极介电层。基底具有沟槽，闸极电极设置于沟槽内。闸极介电层设置于沟槽的内侧表面，其中，闸极电极与基底之间经由闸极介电层而电性绝缘。基底还具有一对掺杂区，一对掺杂区分别沿着沟槽的两个横向侧壁而垂直分布于沟槽两侧的基底。每一个掺杂区包括第一部分以及位于第一部分上方的第二部分。第一部分在垂直方向上延伸至闸极电极两侧的基底。第一部分的横向尺寸小于第二部分的横向尺寸，且第一部分的掺杂浓度小于第二部分的掺杂浓度。

7. 发明专利

TW201545295A 半導體裝置及其製造方法审中-公开
简体标题：半导体设备及其制造方法
公开(公告)号：TW201545295A
公开(公告)日：2015-12-01
申请号：TW103138927
申请日：2014-11-10
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：姜序 , CHIANG, HSU , 胡耀文 , HU, YAW-WEN , 施能泰 , SHIH, NENG TAI , 李宗翰 , LEE, TZUNG HAN
IPC分类号： H01L23/48 , H01L23/52
CPC分类号： H01L23/481 , H01L23/3192
摘要：一種半導體裝置，包含有基材、穿矽通孔結構、阻擋層、第一介電層、第二介電層與鑲嵌線路圖案。基材具有與第一側相反的第二側。穿矽通孔結構突出於基材第二側的表面。阻擋層共形地覆蓋基材的表面以及穿矽通孔結構。第一介電層覆蓋阻擋層除了直接位於穿矽通孔結構上方的部分。第二介電層設於第一介電層上。鑲嵌線路圖案設於第二介電層中。第二介電層直接接觸第一介電層。鑲嵌線路圖案直接接觸穿矽通孔結構。
简体摘要：一种半导体设备，包含有基材、穿硅通孔结构、阻挡层、第一介电层、第二介电层与镶嵌线路图案。基材具有与第一侧相反的第二侧。穿硅通孔结构突出于基材第二侧的表面。阻挡层共形地覆盖基材的表面以及穿硅通孔结构。第一介电层覆盖阻挡层除了直接位于穿硅通孔结构上方的部分。第二介电层设于第一介电层上。镶嵌线路图案设于第二介电层中。第二介电层直接接触第一介电层。镶嵌线路图案直接接触穿硅通孔结构。

8. 发明专利

TW201644032A 封裝體結構及其製備方法审中-公开
简体标题：封装体结构及其制备方法
公开(公告)号：TW201644032A
公开(公告)日：2016-12-16
申请号：TW104130803
申请日：2015-09-17
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：施信益 , SHIH, SHING YIH , 姜序 , CHIANG, HSU , 施能泰 , SHIH, NENG TAI
IPC分类号： H01L23/522 , H01L23/48 , H01L21/768
CPC分类号： H01L21/6835 , H01L21/4857 , H01L21/6836 , H01L21/78 , H01L23/49816 , H01L23/5383 , H01L23/5385 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/81 , H01L24/92 , H01L24/97 , H01L25/0655 , H01L25/18 , H01L25/50 , H01L2221/68331 , H01L2221/68345 , H01L2221/68359 , H01L2221/68381 , H01L2224/11312 , H01L2224/1132 , H01L2224/11462 , H01L2224/11464 , H01L2224/131 , H01L2224/13111 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/16227 , H01L2224/1703 , H01L2224/17181 , H01L2224/81005 , H01L2224/81192 , H01L2224/92 , H01L2224/97 , H01L2924/15311 , H01L2224/81 , H01L2924/014 , H01L2224/11 , H01L2221/68363 , H01L2924/00014
摘要：本發明提供一種封裝體結構及其製備方法。封裝體結構包含基板、第一連接件、重佈局層、第二連接件以及晶片。第一連接件設置於基板上。重佈局層直接設置於第一連接件上，並藉由第一連接件連接至基板。重佈局層包含阻擋層以及位於阻擋層上之金屬層。第二連接件直接設置於重佈局層上，且晶片藉由第二連接件連接至重佈局層。
简体摘要：本发明提供一种封装体结构及其制备方法。封装体结构包含基板、第一连接件、重布局层、第二连接件以及芯片。第一连接件设置于基板上。重布局层直接设置于第一连接件上，并借由第一连接件连接至基板。重布局层包含阻挡层以及位于阻挡层上之金属层。第二连接件直接设置于重布局层上，且芯片借由第二连接件连接至重布局层。

9. 发明专利

TW201620137A 半導體結構审中-公开
简体标题：半导体结构
公开(公告)号：TW201620137A
公开(公告)日：2016-06-01
申请号：TW103141435
申请日：2014-11-28
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 施能泰 , SHIH, NENG TAI , 胡耀文 , HU, YAW-WEN
IPC分类号： H01L29/78 , H01L21/762
摘要：一種半導體結構，包含有一半導體基底，具有一主表面；至少一主動區域，設於該半導體基底的該主表面；一淺溝絕緣區域，隔離該主動區域，其中該淺溝絕緣區域的上表面係低於該主表面一預定深度，顯露出該主動區域的一側壁；一垂直接面摻雜區，設於該顯露出的該主動區域的該側壁上；以及一源極/汲極區域，設於該半導體基底的該主表面，其中該垂直接面摻雜區與該源極/汲極區域銜接並共同構成一三維立體接面。
简体摘要：一种半导体结构，包含有一半导体基底，具有一主表面；至少一主动区域，设于该半导体基底的该主表面；一浅沟绝缘区域，隔离该主动区域，其中该浅沟绝缘区域的上表面系低于该主表面一预定深度，显露出该主动区域的一侧壁；一垂直接面掺杂区，设于该显露出的该主动区域的该侧壁上；以及一源极/汲极区域，设于该半导体基底的该主表面，其中该垂直接面掺杂区与该源极/汲极区域衔接并共同构成一三维三維接面。

10. 发明专利

TW201613033A 記憶體結構及其製造方法审中-公开
简体标题：内存结构及其制造方法
公开(公告)号：TW201613033A
公开(公告)日：2016-04-01
申请号：TW103132085
申请日：2014-09-17
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 施能泰 , SHIH, NENG TAI , 胡耀文 , HU, YAW-WEN , 呂承恩 , LUE, CHENG EN
IPC分类号： H01L21/8239 , H01L27/108
摘要：一種記憶體結構，包括基底、凹入式閘極、第一擴散區以及第二擴散區，其中所述基底具有非連續的井區。凹入式閘極設置於基底的一個凹槽中，第一擴散區及第二擴散區分別設置在位於凹入式閘極的兩側旁的基底上。第一擴散區及第二擴散區兩者之導電型與非連續的井區之導電型相異。非連續的井區包括不相接觸的至少一個第一部分及至少兩個第二部分。第一部分位於凹入式閘極下方，至少兩個所述第二部分分別位於第一擴散區下方及第二擴散區下方。第一部分之摻雜濃度與第二部分之摻雜濃度相同。
简体摘要：一种内存结构，包括基底、凹入式闸极、第一扩散区以及第二扩散区，其中所述基底具有非连续的井区。凹入式闸极设置于基底的一个凹槽中，第一扩散区及第二扩散区分别设置在位于凹入式闸极的两侧旁的基底上。第一扩散区及第二扩散区两者之导电型与非连续的井区之导电型相异。非连续的井区包括不相接触的至少一个第一部分及至少两个第二部分。第一部分位于凹入式闸极下方，至少两个所述第二部分分别位于第一扩散区下方及第二扩散区下方。第一部分之掺杂浓度与第二部分之掺杂浓度相同。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式