专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI549054B 用於分支預測錯誤之賦能及去能第二跳越執行單元之技術有权
简体标题：用于分支预测错误之赋能及去能第二跳越运行单元之技术
公开(公告)号：TWI549054B
公开(公告)日：2016-09-11
申请号：TW101149326
申请日：2012-12-22
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：德契恩馬克 , DECHENE, MARK J. , 莫頓馬修 , MERTEN, MATTHEW C. , 莫克斯辛 , MIRKES, SEAN P.
IPC分类号： G06F9/40 , G06F11/14 , G06F1/00
CPC分类号： G06F9/3861 , G06F9/3844 , G06F9/3851 , G06F9/3885

3. 发明专利

TW201604777A 不讀取進位旗標地完成執行之旋轉指令审中-公开
简体标题：不读取进制旗标地完成运行之旋转指令
公开(公告)号：TW201604777A
公开(公告)日：2016-02-01
申请号：TW104135844
申请日：2010-12-08
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：哥帕維諾德 , GOPAL, VINODH , 吉佛德詹姆斯 , GUILFORD, JAMES D. , 渥里奇吉爾伯 , WOLRICH, GILBERT M. , 裴嘉利瓦伊第 , FEGHALI, WAJDI K. , 奧茲土克耳汀 , OZTURK, ERDINC , 迪克森馬汀 , DIXON, MARTIN G. , 莫克斯辛 , MIRKES, SEAN P. , 托爾布萊特 , TOLL, BRET L. , 洛特尤金麥克辛 , LOKTYUKHIN, MAXIM , 戴維斯馬克 , DAVIS, MARK C. , 法希雅蘭德 , FARCY, ALEXANDRE J.
IPC分类号： G06F9/30
CPC分类号： G06F9/30032 , G06F9/30094 , G06F9/30098
摘要：一個面向之一種方法可包括接收一旋轉指令。該旋轉指令可指示一來源運算元及一旋轉量。一結果可儲存於由該旋轉指令所指示之一目的運算元中。該結果可具有以該旋轉量所旋轉之該來源運算元。該旋轉指令之執行可不讀取一進位旗標地完成。
简体摘要：一个面向之一种方法可包括接收一旋转指令。该旋转指令可指示一来源算子及一旋转量。一结果可存储于由该旋转指令所指示之一目的算子中。该结果可具有以该旋转量所旋转之该来源算子。该旋转指令之运行可不读取一进制旗标地完成。

4. 发明专利

TW201346756A 具有用於分支錯誤預測之第二跳躍執行單元的處理器失效
简体标题：具有用于分支错误预测之第二跳跃运行单元的处理器
公开(公告)号：TW201346756A
公开(公告)日：2013-11-16
申请号：TW101147485
申请日：2012-12-14
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：莫頓馬修 , MERTEN, MATTHEW , 索丹尼艾文 , SODANI, AVINASH , 莫克斯辛 , MIRKES, SEAN P. , 卡吉威傑庫瑪 , KADGI, VIJAYKUMAR B. , 蘇坦托班班 , SUTANTO, BAMBANG , 賴誠寅 , LAI, CHIA YIN KEVIN , 馬登摩里斯 , MARDEN, MORRIS , 法希雅蘭德 , FARCY, ALEXANDRE J.
IPC分类号： G06F9/40 , G06F9/30 , G06F9/46
CPC分类号： G06F9/3844 , G06F9/3851 , G06F9/3861 , G06F9/3867 , G06F9/3885
摘要：次要跳躍執行單元(JEU)被併入微處理器以與主要JEU同時操作，使分支作業之執行可與多分支錯誤預測之可能檢測同步。當分支作業係於相同指令週期中在二JEU上執行時，該次要JEU之錯誤預測處理被制動為該主要JEU之調度管線，使得該次要JEU之分支處理在該主要JEU之分支處理之後發生，同時該主要JEU未處理分支。再者，若當亦從該處理器之重新排序緩衝器接收殺光命令時，該次要JEU之該分支處理進一步延遲，以適應該主要JEU上之該殺光處理。進一步實施例支援該次要JEU之促進以於某些環境中具有存取該主要JEU之錯誤預測機構。
简体摘要：次要跳跃运行单元(JEU)被并入微处理器以与主要JEU同时操作，使分支作业之运行可与多分支错误预测之可能检测同步。当分支作业系于相同指令周期中在二JEU上运行时，该次要JEU之错误预测处理被制动为该主要JEU之调度管线，使得该次要JEU之分支处理在该主要JEU之分支处理之后发生，同时该主要JEU未处理分支。再者，若当亦从该处理器之重新排序缓冲器接收杀光命令时，该次要JEU之该分支处理进一步延迟，以适应该主要JEU上之该杀光处理。进一步实施例支持该次要JEU之促进以于某些环境中具有存取该主要JEU之错误预测机构。

6. 发明专利

TWI498820B 具有用於分支錯誤預測之第二跳躍執行單元的處理器失效
简体标题：具有用于分支错误预测之第二跳跃运行单元的处理器
公开(公告)号：TWI498820B
公开(公告)日：2015-09-01
申请号：TW101147485
申请日：2012-12-14
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：莫頓馬修 , MERTEN, MATTHEW , 索丹尼艾文 , SODANI, AVINASH , 莫克斯辛 , MIRKES, SEAN P. , 卡吉威傑庫瑪 , KADGI, VIJAYKUMAR B. , 蘇坦托班班 , SUTANTO, BAMBANG , 賴誠寅 , LAI, CHIA YIN KEVIN , 馬登摩里斯 , MARDEN, MORRIS , 法希雅蘭德 , FARCY, ALEXANDRE J.
IPC分类号： G06F9/40 , G06F9/30 , G06F9/46
CPC分类号： G06F9/3844 , G06F9/3851 , G06F9/3861 , G06F9/3867 , G06F9/3885

8. 发明专利

TWI502493B 位元範圍隔離指令、方法及裝置有权
简体标题：比特范围隔离指令、方法及设备
公开(公告)号：TWI502493B
公开(公告)日：2015-10-01
申请号：TW099139490
申请日：2010-11-17
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：洛特尤金麥克辛 , LOKTYUKHIN, MAXIM , 馬胡林艾瑞克 , MAHURIN, ERIC W. , 托爾布萊特 , TOLL, BRET L. , 迪克森馬汀 , DIXON, MARTIN G. , 莫克斯辛 , MIRKES, SEAN P. , 克思策大衛 , KREITZER, DVAID L. , 歐德亞麥德維爾艾蒙斯特阿法 , OULD-AHMED-VALL, EL MOUSTAPHA , 哥帕維諾德 , GOPAL, VINODH
IPC分类号： G06F9/30 , G06F12/02
CPC分类号： G06F9/30145 , G06F9/30018 , G06F9/30029 , G06F9/30094 , G06F9/3802

9. 发明专利

TW201329859A 具有獨立進位鏈的加法指令审中-公开
简体标题：具有独立进制链的加法指令
公开(公告)号：TW201329859A
公开(公告)日：2013-07-16
申请号：TW101143930
申请日：2012-11-23
申请人：英特爾公司 , INTEL CORPORATION
发明人：歌波維諾德 , GOPAL, VINODH , 古爾福德詹姆斯D , GUILFORD, JAMES D. , 沃里斯吉伯特M , WOLRICH, GILBERT M. , 費哈利瓦迪K , FEGHALI, WAJDI K. , 歐奏克艾爾丁克 , OZTURK, ERDINC , 迪克森馬丁G , DIXON, MARTIN G. , 梅基斯席恩P , MIRKES, SEAN P. , 馬頓馬修C , MERTEN, MATTHEW C. , 李瞳 , LI, TONG , 托爾布瑞特L , TOLL, BRET L.
IPC分类号： G06F7/50
CPC分类号： G06F9/3001 , G06F9/30094 , G06F9/3838
摘要：提供多個加法指令其彼此間不具資料相依性。一第一加法指令儲存其進位輸出於一旗標暫存器的一第一旗標而未修改在該旗標暫存器中的一第二旗標。一第二加法指令儲存其進位輸出於該旗標暫存器的該第二旗標而未修改在該旗標暫存器中的該第一旗標。
简体摘要：提供多个加法指令其彼此间不具数据相依性。一第一加法指令存储其进制输出于一旗标寄存器的一第一旗标而未修改在该旗标寄存器中的一第二旗标。一第二加法指令存储其进制输出于该旗标寄存器的该第二旗标而未修改在该旗标寄存器中的该第一旗标。

10. 发明专利

TW201349112A 用於分支預測錯誤之賦能及去能第二跳越執行單元之技術审中-公开
简体标题：用于分支预测错误之赋能及去能第二跳越运行单元之技术
公开(公告)号：TW201349112A
公开(公告)日：2013-12-01
申请号：TW101149326
申请日：2012-12-22
申请人：英特爾公司 , INTEL CORPORATION
发明人：德契恩馬克J , DECHENE, MARK J. , 馬頓馬修C , MERTEN, MATTHEW C. , 梅基斯席恩P , MIRKES, SEAN P.
IPC分类号： G06F9/40 , G06F11/14 , G06F1/00
CPC分类号： G06F9/3861 , G06F9/3844 , G06F9/3851 , G06F9/3885
摘要：本案描述用於賦能及/或去能微處理器中之次跳越執行單元(JEU)之技術。次JEU係併入微處理器中來與主JEU同時操作，且允許處置多個分支上之同時分支預測錯誤。次JEU之啟動及停用可由壓力計數器或置信度計數器來控制。壓力計數器機制針對在處理器內執行之每一分支操作使計數遞增，且在每一週期期間使該計數遞減一衰減值。置信度計數器機制針對每一正確地預測之分支使計數遞增，且針對每一預測錯誤使該計數遞減。在每一計數器超過啟動臨界值時，該計數器用信號通知諸如埠連結硬體組件之啟動組件開始將微操作連結至次JEU。計數器機制可為執行緒不可知的或執行緒特定的。
简体摘要：本案描述用于赋能及/或去能微处理器中之次跳越运行单元(JEU)之技术。次JEU系并入微处理器中来与主JEU同时操作，且允许处置多个分支上之同时分支预测错误。次JEU之启动及停用可由压力计数器或置信度计数器来控制。压力计数器机制针对在处理器内运行之每一分支操作使计数递增，且在每一周期期间使该计数递减一衰减值。置信度计数器机制针对每一正确地预测之分支使计数递增，且针对每一预测错误使该计数递减。在每一计数器超过启动临界值时，该计数器用信号通知诸如端口链接硬件组件之启动组件开始将微操作链接至次JEU。计数器机制可为线程不可知的或线程特定的。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式