专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200947863A 除頻器、相關除頻方法及使用該除頻器之鎖相迴路 FREQUENCY DIVIDER, FREQUENCY DIVIDING METHOD THEREOF, AND PHASE LOCKED LOOP UTILIZING THE FREQUENCY DIVIDER 失效
简体标题：除频器、相关除频方法及使用该除频器之锁相回路 FREQUENCY DIVIDER, FREQUENCY DIVIDING METHOD THEREOF, AND PHASE LOCKED LOOP UTILIZING THE FREQUENCY DIVIDER
公开(公告)号：TW200947863A
公开(公告)日：2009-11-16
申请号：TW098114016
申请日：2009-04-28
申请人：聯發科技股份有限公司
发明人：高宏鑫 , 楊孟達 , 趙冠華 , 徐哲祥
IPC分类号： H03K , H03L
CPC分类号： H03L7/183 , H03K5/133 , H03K21/023 , H03K2005/00058 , H03K2005/00234
摘要：本發明提供一種可減少抖動及功率消耗的除頻器,其係包含一相位選擇器及一可調整式延遲電路。相位選擇器係接收複數個時脈訊號,並依據該些時脈訊號中至少一個時脈訊號的相位特性輸出一中間訊號。可調整式延遲電路係接收中間訊號,並藉由延遲中間訊號來產生一輸出訊號。
简体摘要：本发明提供一种可减少抖动及功率消耗的除频器,其系包含一相位选择器及一可调整式延迟电路。相位选择器系接收复数个时脉信号,并依据该些时脉信号中至少一个时脉信号的相位特性输出一中间信号。可调整式延迟电路系接收中间信号,并借由延迟中间信号来产生一输出信号。

2. 发明专利

TWI373917B 除頻器、相關除頻方法及使用該除頻器之鎖相迴路 FREQUENCY DIVIDER, FREQUENCY DIVIDING METHOD THEREOF, AND PHASE LOCKED LOOP UTILIZING THE FREQUENCY DIVIDER 失效
简体标题：除频器、相关除频方法及使用该除频器之锁相回路 FREQUENCY DIVIDER, FREQUENCY DIVIDING METHOD THEREOF, AND PHASE LOCKED LOOP UTILIZING THE FREQUENCY DIVIDER
公开(公告)号：TWI373917B
公开(公告)日：2012-10-01
申请号：TW098114016
申请日：2009-04-28
申请人：聯發科技股份有限公司
发明人：高宏鑫 , 楊孟達 , 趙冠華 , 徐哲祥
IPC分类号： H03K , H03L
CPC分类号： H03L7/183 , H03K5/133 , H03K21/023 , H03K2005/00058 , H03K2005/00234
摘要：本發明提供一種可減少抖動及功率消耗的除頻器，其係包含一相位選擇器及一可調整式延遲電路。相位選擇器係接收複數個時脈訊號，並依據該些時脈訊號中至少一個時脈訊號的相位特性輸出一中間訊號。可調整式延遲電路係接收中間訊號，並藉由延遲中間訊號來產生一輸出訊號。
简体摘要：本发明提供一种可减少抖动及功率消耗的除频器，其系包含一相位选择器及一可调整式延迟电路。相位选择器系接收复数个时脉信号，并依据该些时脉信号中至少一个时脉信号的相位特性输出一中间信号。可调整式延迟电路系接收中间信号，并借由延迟中间信号来产生一输出信号。

3. 发明专利

TW200950345A 鎖相迴路 PHASE-LOCKED LOOP 审中-公开
简体标题：锁相回路 PHASE-LOCKED LOOP
公开(公告)号：TW200950345A
公开(公告)日：2009-12-01
申请号：TW098105952
申请日：2009-02-25
申请人：聯發科技股份有限公司
发明人：高宏鑫 , 徐哲祥
IPC分类号： H03L
CPC分类号： H03L7/0896 , H03L7/10 , H03L7/18
摘要：本發明提供一種鎖相迴路，包含：相位偵測器，由第一電源電壓供電，用以比較參考輸入信號與基於輸出信號之回授信號之間的相位差，以產生至少一偵測信號；電荷幫浦，由第二電源電壓供電，用以依據偵測信號產生控制信號，其中第一電源電壓與第二電源電壓不同；以及可控振盪器，用以依據控制信號產生輸出信號，其中輸出信號之頻率係由控制信號調整。
简体摘要：本发明提供一种锁相回路，包含：相位侦测器，由第一电源电压供电，用以比较参考输入信号与基于输出信号之回授信号之间的相位差，以产生至少一侦测信号；电荷帮浦，由第二电源电压供电，用以依据侦测信号产生控制信号，其中第一电源电压与第二电源电压不同；以及可控振荡器，用以依据控制信号产生输出信号，其中输出信号之频率系由控制信号调整。

4. 发明专利

TW200947875A 延遲線校準機構及相關之多時脈訊號產生器 DELAY LINE CALIBRATION MECHANISM AND RELATED MULTI-CLOCK SIGNAL GENERATOR 审中-公开
简体标题：延迟线校准机构及相关之多时脉信号产生器 DELAY LINE CALIBRATION MECHANISM AND RELATED MULTI-CLOCK SIGNAL GENERATOR
公开(公告)号：TW200947875A
公开(公告)日：2009-11-16
申请号：TW098114964
申请日：2009-05-06
申请人：聯發科技股份有限公司
发明人：高宏鑫 , 楊孟達 , 徐哲祥
IPC分类号： H03L , H03K
CPC分类号： H03L7/183 , H03K5/133 , H03K21/023 , H03K2005/00058 , H03K2005/00234
摘要：延遲線校準機構包含一延遲線、一相位偵測器及一控制器。延遲線係接收輸入脈衝、校準脈衝、第一延遲選擇訊號及第二延遲選擇訊號，根據第一延遲選擇訊號將輸入脈衝延遲一時間長度以輸出一延遲脈衝，或根據第二延遲選擇訊號將校準脈衝延遲一校準時間長度以輸出一延遲校準脈衝。控制器係產生該輸入脈衝、該校準脈衝及一參考脈衝。控制器亦產生該第一延遲選擇訊號，並根據一相位差值訊號來產生該第二延遲選擇訊號。相位偵測器用來產生該相位差值訊號，其係藉由比較延遲校準脈衝與參考脈衝，產生指示出延遲校準脈衝與參考脈衝之間相位差的相位差值訊號。
简体摘要：延迟线校准机构包含一延迟线、一相位侦测器及一控制器。延迟线系接收输入脉冲、校准脉冲、第一延迟选择信号及第二延迟选择信号，根据第一延迟选择信号将输入脉冲延迟一时间长度以输出一延迟脉冲，或根据第二延迟选择信号将校准脉冲延迟一校准时间长度以输出一延迟校准脉冲。控制器系产生该输入脉冲、该校准脉冲及一参考脉冲。控制器亦产生该第一延迟选择信号，并根据一相位差值信号来产生该第二延迟选择信号。相位侦测器用来产生该相位差值信号，其系借由比较延迟校准脉冲与参考脉冲，产生指示出延迟校准脉冲与参考脉冲之间相位差的相位差值信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式