专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201742108A 用於半導體結構的支撐件审中-公开
简体标题：用于半导体结构的支撑件
公开(公告)号：TW201742108A
公开(公告)日：2017-12-01
申请号：TW106106332
申请日：2017-02-24
申请人：索泰克公司 , SOITEC , 里昂克羅德.貝爾那大學 , UNIVERSITE CLAUDE BERNARD LYON 1 , 法國國家科學研究中心 , LE CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE
发明人：斐格克里斯多福 , FIGUET, CHRISTOPHE , 科諾強克奧列格 , KONONCHUK, OLEG , 阿拉薩德卡山姆 , ALASSAAD, KASSAM , 費洛加布里埃爾 , FERRO, GABRIEL , 蘇利耶維若尼克 , SOULIERE, VERONIQUE , 維堤蘇克里斯朵 , VEYTIZOU, CHRISTELLE , 伊高揚塔古依 , YEGHOYAN, TAGHUI
IPC分类号： H01L21/02 , H01L21/762
CPC分类号： H01L21/76254 , H01L21/02444 , H01L21/02447 , H01L21/0245 , H01L21/02507 , H01L21/0259 , H01L21/0262
摘要：本發明與用於半導體結構之一支撐件(1)有關，其在一基底底材(3)上包含一電荷捕捉層(2)。該電荷捕捉層(2)由一多晶主要層(2a)，以及被插入該主要層(2a)中或介於該主要層(2a)與該基底底材(3)間，由一矽碳合金或碳組成之至少一中間層(2b)所構成，該中間層(2b)具有大於1000 ohm.cm之電阻率。
简体摘要：本发明与用于半导体结构之一支撑件(1)有关，其在一基底底材(3)上包含一电荷捕捉层(2)。该电荷捕捉层(2)由一多晶主要层(2a)，以及被插入该主要层(2a)中或介于该主要层(2a)与该基底底材(3)间，由一硅碳合金或碳组成之至少一中间层(2b)所构成，该中间层(2b)具有大于1000 ohm.cm之电阻率。

2. 发明专利

TW201803015A 用於射頻應用之絕緣體上半導體底材审中-公开
简体标题：用于射频应用之绝缘体上半导体底材
公开(公告)号：TW201803015A
公开(公告)日：2018-01-16
申请号：TW106109658
申请日：2017-03-23
申请人：索泰克公司 , SOITEC
发明人：卡斯泰克斯阿爾諾 , CASTEX, ARNAUD , 科諾強克奧列格 , KONONCHUK, OLEG
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , H01L21/02381 , H01L21/0245 , H01L21/02488 , H01L21/02505 , H01L21/02532 , H01L21/76251
摘要：本發明與用於射頻應用之一絕緣體上半導體底材(1)有關，尤其與一絕緣體上矽底材，其包含一半導體頂層(11)、一埋置氧化物層(9)及設置在一矽支撐底材(3)上方之一鈍化層(7)，以及與此種底材相關之製作方法有關。本發明亦與一射頻元件(17)有關。在所述鈍化層(7)與所述矽支撐底材(3)間設有一穿透層(5)，以確保射頻元件下方有足夠高的電阻率，並同時保持矽支撐底材(3)中的低差排遷移。
简体摘要：本发明与用于射频应用之一绝缘体上半导体底材(1)有关，尤其与一绝缘体上硅底材，其包含一半导体顶层(11)、一埋置氧化物层(9)及设置在一硅支撑底材(3)上方之一钝化层(7)，以及与此种底材相关之制作方法有关。本发明亦与一射频组件(17)有关。在所述钝化层(7)与所述硅支撑底材(3)间设有一穿透层(5)，以确保射频组件下方有足够高的电阻率，并同时保持硅支撑底材(3)中的低差排迁移。

3. 发明专利

TW201411741A 以更佳效能應用單晶材料之類底材审中-公开
简体标题：以更佳性能应用单晶材料之类底材
公开(公告)号：TW201411741A
公开(公告)日：2014-03-16
申请号：TW102131115
申请日：2013-08-29
申请人：索泰克公司 , SOITEC
发明人：里催特法伯瑞思 , LETERTRE, FABRICE , 肯儂恰克歐雷格 , KONONCHUK, OLEG
IPC分类号： H01L21/50
CPC分类号： H01L21/76251 , B32B7/12 , B32B9/04 , B32B2457/14 , C30B29/68 , C30B33/00 , C30B33/06 , H01L21/02002 , H01L21/185 , H01L27/1203 , H01L33/0079 , Y10T156/1062 , Y10T428/24942
摘要：本發明與一種製作類底材(109)之方法有關，該方法包括提供一單晶晶棒(101)、提供一操作底材(102)、從該單晶晶棒(101)切下一薄片(105)，以及將該薄片(105)接合至該操作底材(102)以形成該類底材(109)之多個步驟。依照本發明，該薄片(105)之厚度實質上等於或小於一臨界厚度，亦即若該薄片(105)單獨存在時之厚度小於該臨界厚度，該薄片(105)將不再具有機械穩定性。本發明亦與一半導體結構(109)有關。
简体摘要：本发明与一种制作类底材(109)之方法有关，该方法包括提供一单晶晶棒(101)、提供一操作底材(102)、从该单晶晶棒(101)切下一薄片(105)，以及将该薄片(105)接合至该操作底材(102)以形成该类底材(109)之多个步骤。依照本发明，该薄片(105)之厚度实质上等于或小于一临界厚度，亦即若该薄片(105)单独存在时之厚度小于该临界厚度，该薄片(105)将不再具有机械稳定性。本发明亦与一半导体结构(109)有关。

4. 发明专利

TW201818474A 用於製作包含高電阻底材之半導體元件之方法审中-公开
简体标题：用于制作包含高电阻底材之半导体组件之方法
公开(公告)号：TW201818474A
公开(公告)日：2018-05-16
申请号：TW106136638
申请日：2017-10-25
申请人：法商索泰克公司 , SOITEC
发明人：科諾強克奧列格 , KONONCHUK, OLEG , 伯崔德伊莎貝爾 , BERTRAND, ISABELLE , 卡佩羅路西那 , CAPELLO, LUCIANA , 伯克卡特馬賽爾 , BROEKAART, MARCEL
IPC分类号： H01L21/324
摘要：本發明涉及一種用於製作半導體元件之方法，該方法包括將一底材，其包含電阻率大於1000 Ohm.cm之一基底，曝露在能夠降低該基底之電阻率之一峰值溫度下之一快速熱處理步驟。依照本發明，所述快速熱處理步驟後接續一復原熱處理，其係將該底材曝露在800℃至1250℃間一復原溫度下且有一冷卻率，復原溫度在1250℃至1150℃間時，冷卻率小於5℃/秒，復原溫度在1150℃至1100℃間時，冷卻率小於20℃/秒，及復原溫度在1100℃至800℃間時，冷卻率小於50℃/秒。
简体摘要：本发明涉及一种用于制作半导体组件之方法，该方法包括将一底材，其包含电阻率大于1000 Ohm.cm之一基底，曝露在能够降低该基底之电阻率之一峰值温度下之一快速热处理步骤。依照本发明，所述快速热处理步骤后接续一复原热处理，其系将该底材曝露在800℃至1250℃间一复原温度下且有一冷却率，复原温度在1250℃至1150℃间时，冷却率小于5℃/秒，复原温度在1150℃至1100℃间时，冷却率小于20℃/秒，及复原温度在1100℃至800℃间时，冷却率小于50℃/秒。

5. 发明专利

TW201806175A 用於射頻應用之結構审中-公开
简体标题：用于射频应用之结构
公开(公告)号：TW201806175A
公开(公告)日：2018-02-16
申请号：TW106118833
申请日：2017-06-07
申请人：索泰克公司 , SOITEC
发明人：戴斯鮑內埃里克 , DESBONNETS, ERIC , 茨拉杜約努 , RADU, IONUT , 科諾強克奧列格 , KONONCHUK, OLEG , 洛斯肯尚皮耶 , RASKIN, JEAN-PIERRE
IPC分类号： H01L31/12 , H01L31/0256
CPC分类号： H01L21/02002 , H01L21/76264 , H01L21/84 , H01L27/1203
摘要：本發明與一種用於微電子射頻元件之底材有關，該底材包括： • 一支撐底材(10)，其由具有大於500 ohm/cm電阻率之一第一半導體材料(10’)製成； • 該支撐底材(10)中的多個溝渠(2)，其被一第二材料(20)填充並在該第一材料(10’)所製成支撐底材(10)之第一側(1)上定義出多個第一區域(11)，以及該第二材料(20)的至少一第二區域(21)；該底材之特徵在於： • 該第二材料(20)具有大於10 kohms/cm之電阻率； • 該些第一區域(11)具有小於10微米的最大尺寸且彼此間被該第二區域(21)隔離。
简体摘要：本发明与一种用于微电子射频组件之底材有关，该底材包括： • 一支撑底材(10)，其由具有大于500 ohm/cm电阻率之一第一半导体材料(10’)制成； • 该支撑底材(10)中的多个沟渠(2)，其被一第二材料(20)填充并在该第一材料(10’)所制成支撑底材(10)之第一侧(1)上定义出多个第一区域(11)，以及该第二材料(20)的至少一第二区域(21)；该底材之特征在于： • 该第二材料(20)具有大于10 kohms/cm之电阻率； • 该些第一区域(11)具有小于10微米的最大尺寸且彼此间被该第二区域(21)隔离。

6. 发明专利

TWI458020B 供絕緣體上半導體類型底材所用之基底底材之製造方法有权
简体标题：供绝缘体上半导体类型底材所用之基底底材之制造方法
公开(公告)号：TWI458020B
公开(公告)日：2014-10-21
申请号：TW101107519
申请日：2012-03-06
申请人：索泰克公司 , SOITEC
发明人：科諾強克奧列格 , KONONCHUK, OLEG , 奧利伯弗雷德里克 , ALLIBERT, FREDERIC
IPC分类号： H01L21/324
CPC分类号： H01L21/76251 , H01L21/02301 , H01L21/76262

7. 发明专利

TWI689701B 用於測量多層半導體結構的層中厚度變化之方法及系統有权
简体标题：用于测量多层半导体结构的层中厚度变化之方法及系统
公开(公告)号：TWI689701B
公开(公告)日：2020-04-01
申请号：TW105131909
申请日：2016-10-03
申请人：法商索泰克公司 , SOITEC
发明人：寇農洽克歐雷格 , KONONCHUK, OLEG
IPC分类号： G01B11/06 , G01B11/30

8. 发明专利

TW201826328A 包含單晶半導體島狀物之結構及其製作方法审中-公开
简体标题：包含单晶半导体岛状物之结构及其制作方法
公开(公告)号：TW201826328A
公开(公告)日：2018-07-16
申请号：TW106132494
申请日：2017-09-21
申请人：法商索泰克公司 , SOITEC
发明人：索塔大衛 , SOTTA, DAVID , 科諾強克奧列格 , KONONCHUK, OLEG , 貝圖尚馬克 , BETHOUX, JEAN-MARC
IPC分类号： H01L21/02
摘要：本發明涉及一種用於製作至少一III-V族材料主動層(6)之結構(10)，該結構包含一底材，其由具有一主要面之一支撐體(2)、設置在該支撐體主要面上之一介電層(3)，以及直接設置在該介電層(3)上之複數個單晶半導體島狀物(4)構成，每一島狀物具有一頂面作為生長該主動層的晶種。根據本發明，該結構更包括設置在該些單晶半導體島狀物(4)間之一鍵合層(5)，其直接設置在該介電層(3)上未被該些島狀物(4)覆蓋之部分，且不遮蓋該些島狀物(4)之頂面，以使該介電層(3)不再曝露於其環境中。
简体摘要：本发明涉及一种用于制作至少一III-V族材料主动层(6)之结构(10)，该结构包含一底材，其由具有一主要面之一支撑体(2)、设置在该支撑体主要面上之一介电层(3)，以及直接设置在该介电层(3)上之复数个单晶半导体岛状物(4)构成，每一岛状物具有一顶面作为生长该主动层的晶种。根据本发明，该结构更包括设置在该些单晶半导体岛状物(4)间之一键合层(5)，其直接设置在该介电层(3)上未被该些岛状物(4)覆盖之部分，且不遮盖该些岛状物(4)之顶面，以使该介电层(3)不再曝露于其环境中。

9. 发明专利

TW201301371A 半導體底材及其製造方法审中-公开
简体标题：半导体底材及其制造方法
公开(公告)号：TW201301371A
公开(公告)日：2013-01-01
申请号：TW101115830
申请日：2012-05-03
申请人：索泰克公司 , SOITEC
发明人：科諾強克奧列格 , KONONCHUK, OLEG , 菲古特克里斯多福 , FIGUET, CHRISTOPHE
IPC分类号： H01L21/30
CPC分类号： H01L21/76254 , H01L21/76259
摘要：本發明與一種製造半導體裝置之方法有關，其特徵在於包含：-一第一步驟(E1)，該步驟在於形成一半導體支撐底材(1)，該支撐底材包含：○由半導體材料組成之一第一多孔層(2)，及○由半導體材料組成之一第二多孔層(9)，其孔隙率低於該第一多孔層(2)之孔隙率，-一第二步驟(E2)，該步驟在於提供一半導體施體底材(4)，該施體底材包含由半導體材料構成之一有用層(6)，以及-一第三步驟(E3)，其組成為：○鍵結該支撐底材(1)及該施體底材(4)，○將該有用層(6)之至少一部分從該施體底材(4)移轉至該支撐底材(1)，以形成一半導體裝置(15)。-一第四步驟(E4)，其組成為對該半導體裝置(15)施以處理，以藉由膨脹或收縮使該支撐底材(1)之至少第一多孔層形變，該形變會在該有用層(6)中引起應變，而使其成為應變有用層(6’)。
简体摘要：本发明与一种制造半导体设备之方法有关，其特征在于包含：-一第一步骤(E1)，该步骤在于形成一半导体支撑底材(1)，该支撑底材包含：○由半导体材料组成之一第一多孔层(2)，及○由半导体材料组成之一第二多孔层(9)，其孔隙率低于该第一多孔层(2)之孔隙率，-一第二步骤(E2)，该步骤在于提供一半导体施体底材(4)，该施体底材包含由半导体材料构成之一有用层(6)，以及-一第三步骤(E3)，其组成为：○键结该支撑底材(1)及该施体底材(4)，○将该有用层(6)之至少一部分从该施体底材(4)移转至该支撑底材(1)，以形成一半导体设备(15)。-一第四步骤(E4)，其组成为对该半导体设备(15)施以处理，以借由膨胀或收缩使该支撑底材(1)之至少第一多孔层形变，该形变会在该有用层(6)中引起应变，而使其成为应变有用层(6’)。

10. 发明专利

TWI683371B 用於平滑絕緣體上半導體底材表面之方法有权
简体标题：用于平滑绝缘体上半导体底材表面之方法
公开(公告)号：TWI683371B
公开(公告)日：2020-01-21
申请号：TW106143704
申请日：2017-12-13
申请人：法商索泰克公司 , SOITEC
发明人：科諾強克奧列格 , KONONCHUK, OLEG , 藍德盧迪迪爾 , LANDRU, DIDIER , 班穆罕默德那地雅 , BEN MOHAMED, NADIA
IPC分类号： H01L21/461 , H01L21/477

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式