专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

7. 发明专利

TWI320184B 測量實際存取時間的ＰＳＲＡＭ自我更新電路及其操作方法 SELF REFRESH CIRCUIT OF PSRAM FOR REAL ACCESS TIME MEASUREMENT AND OPERATING METHOD FOR THE SAME 失效
简体标题：测量实际存取时间的ＰＳＲＡＭ自我更新电路及其操作方法 SELF REFRESH CIRCUIT OF PSRAM FOR REAL ACCESS TIME MEASUREMENT AND OPERATING METHOD FOR THE SAME
公开(公告)号：TWI320184B
公开(公告)日：2010-02-01
申请号：TW094138533
申请日：2005-11-03
申请人：三星電子股份有限公司
发明人：金洙榮 , 李炫錫
IPC分类号： G11C
CPC分类号： G11C11/406 , G11C7/1045 , G11C11/40611 , G11C11/40615 , G11C2211/4061
摘要：本發明提供一種自我更新電路，其係包括一個更新控制單元及一個內部更新電路。其中，更新控制單元係用來當模式設定暫存器(MRS)命令並未啟動時，根據更新週期脈衝產生更新控制訊號，用來當該MRS命令並未啟動時，根據自我更新入口禁止訊號中斷更新控制訊號的輸出，以及用來當該MRS命令啟動時，不管該更新週期脈衝為何而產生更新命令。MRS命令係藉由組合至少一個位址訊號及至少一個控制訊號而產生。內部更新電路係根據更新命令執行更新動作。藉此可精確地測量存取時間並且減少測試時間。 A self refresh circuit includes a refresh control unit and an internal refresh circuit. The refresh control unit generates a refresh control signal based on a refresh period pulse when a MRS (Mode Set Register) command is deactivated, interrupts an output of the refresh control signal based on a self－refresh－entrance inhibiting signal when the MRS command is deactivated, and generates a refresh command regardless of the refresh period pulse when the MRS command is activated. The MRS command is generated by a combination of at least one address signal and at least one control signal. The internal refresh circuit performs a refresh operation based on the refresh command. Accordingly, access time may be measured correctly and test time may be reduced. 【創作特點】有鑑於此，本發明用來消除習知技藝的限制及缺點所造成的一或多個問題。
本發明提供一種自我更新電路，用來修正裝置的真實tAA參數的測量、降低產品測試所浪費的時間、以及在記憶體存取動作期間，以可控制的方式，啟動自我更新動作。
此外，本發明更提供一種具有動態記憶胞陣列的PRAM，用來做精確的真實tAA測量、降低產品測試所浪費的時間、以及在記憶體存取動作期間，以可控制的方式，啟動自我更新動作。
再者，本發明更提供一種自我更新電路的操作方法，用來做精確的真實tAA測量、降低產品測試所浪費的時間、以及在記憶體存取動作期間，以可控制的方式，啟動自我更新動作。
根據本發明一觀點，本發明所提供的自我更新電路包括一個更新控制單元，其係用來執行下列功能。當模式設定暫存器(MRS)命令並未被啟動(deactivated)時，根據一更新週期脈衝產生一更新控制訊號。當MRS命令並未被啟動時，根據一自我更新入口禁止訊號中斷更新控制訊號的輸出。當MRS命令被啟動(activated)時，不管更新週期脈衝為何而產生一更新命令。其中，MRS命令係由至少一位址訊號及至少一控制訊號的組合而產生。該自我更新電路更包括一個內部更新電路，其係根據更新命令執行一更新動作。
在本發明一實施例中，自我更新電路更包括：一個更新振盪器，用來在一特定時間週期產生該更新週期脈衝；以及一個MRS單元，用來藉由組合至少一位址訊號及至少一控制訊號而輸出該MRS命令。
在本發明另一實施例中，更新控制單元更包括一個更新控制訊號產生器、一個更新命令產生控制器、以及一個更新命令產生器。其中，更新控制訊號產生器用來執行下列功能。當MRS命令並未被啟動時，根據更新週期脈衝產生更新控制訊號。當MRS命令並未被啟動時，根據自我更新入口禁止訊號中斷更新控制訊號的輸出。當MRS命令被啟動時，響應自我更新入口禁止訊號，不管更新週期脈衝為何而禁能(disable)或致能(enable)更新控制訊號。更新命令產生控制器用來根據自我更新入口禁止訊號及MRS命令產生一更新命令產生控制訊號。更新命令產生器用來根據更新控制訊號或更新命令產生控制訊號產生更新訊號。
在本發明另一實施例中，更新控制訊號產生器包括：一個第一反相器，用來反相更新週期脈衝；一個第一NOR閘，用來接收MRS命令及反相過的更新週期脈衝；一個下降邊緣偵測單元(falling edge detecting unit)，用來偵測第一NOR閘的一輸出訊號的一下降邊緣，以產生具有預定脈衝寬度的一脈衝；一個第二反相器，用來反相下降邊緣偵測單元的輸出脈衝；以及一個閂鎖器(latch)，從下降邊緣偵測單元接收反相過的脈衝當成一設定訊號(set signal)，以及接收自我更新入口禁止訊號當成一重置訊號(reset signal)，以產生更新控制訊號。
在本發明另一實施例中，下降邊緣偵測單元包括：奇數個串聯反相器(odd number of serially－connected inverters)，用來反相第一NOR閘的輸出訊號；以及一個第二NOR閘，用來接收奇數個串聯反相器的輸出訊號及第一NOR閘的輸出訊號。其中，從下降邊緣偵測單元所輸出的脈衝的脈衝寬度，係由奇數個串聯反相器的傳輸延遲值(propagation delay values)所調整。
在本發明另一實施例中，更新命令產生控制器包括：一個AND運算單元，用來執行MRS命令及自我更新入口禁止訊號的AND運算；以及一個第一反相器，用來反相AND運算單元的輸出訊號，並且輸出更新命令產生控制訊號。
在本發明另一實施例中，AND運算單元包括：一個第二反相器，用來反相MRS命令；一個第三反相器，用來反相自我更新入口禁止命令；以及一個NOR閘，用來執行反相過的MRS命令及反相過的自我更新入口禁止訊號的NOR運算。
在本發明另一實施例中，更新命令產生器包括：一個第一反相器，用來反相更新命令產生控制訊號；一個下降邊緣偵測單元，用來偵測更新控制訊號的一下降邊緣，以產生具有預定脈衝寬度的一脈衝；以及一個OR運算單元，用來執行反相過的更新命令產生控制訊號及從下降邊緣偵測單元所輸出的脈衝的OR運算。
在本發明另一實施例中，下降邊緣偵測單元包括：奇數個串聯反相器，用來反相更新控制訊號；以及一個NOR閘，用來接收反相過的更新控制訊號及更新控制訊號。其中，從下降邊緣偵測單元所輸出的脈衝的脈衝寬度，係由奇數個串聯反相器的傳輸延遲值所調整。
在本發明另一實施例中，OR運算單元包括互相串聯的一個NOR閘及一個第二反相器。
根據本發明另一觀點，本發明所提供的PSRAM(偽靜態隨機存取記憶體)包括：一個其中包含多數個動態記憶胞的動態記憶胞陣列；一個存取控制電路，根據位址訊號及控制訊號執行動態記憶胞陣列的讀取動作及寫入動作，其中該存取控制電路包括一字元線控制脈衝產生器，用來輸出一自我更新入口禁止訊號；以及一個自我更新電路，使用內部所產生的週期脈衝執行動態記憶胞陣列的更新動作。自我更新電路包括一個更新控制單元，其係用來執行下列功能。當未啟動MRS(模式設定暫存器)命令時，根據一更新週期脈衝產生一更新控制訊號。當MRS命令並未被啟動時，根據自我更新入口禁止訊號中斷更新控制訊號的輸出。當啟動(activated)MRS命令時，不管更新週期脈衝為何而產生一更新命令。其中，MRS命令係由至少一位址訊號及至少一控制訊號的組合而產生。該自我更新電路更包括一個內部更新電路，其係根據更新命令執行一更新動作。
在本發明一實施例中，該PSRAM更包括：一個更新振盪器，用來在一特定週期產生更新週期脈衝；以及一個MRS單元，其係用來藉由組合至少一位址訊號及至少一控制訊號而輸出MRS命令。
在本發明另一實施例中，更新控制單元更包括一個更新控制訊號產生器、一個更新命令產生控制器、以及一個更新命令產生器。其中，更新控制訊號產生器用來執行下列功能。當MRS命令並未被啟動時，根據更新週期脈衝產生更新控制訊號。當MRS命令並未被啟動時，根據自我更新入口禁止訊號中斷更新控制訊號的輸出。當MRS命令被啟動時，響應自我更新入口禁止訊號，不管更新週期脈衝為何而禁能(disable)或致能(enable)更新控制訊號。更新命令產生控制器用來根據自我更新入口禁止訊號及MRS命令產生一更新命令產生控制訊號。更新命令產生器用來根據更新控制訊號或更新命令產生控制訊號產生更新訊號。
在本發明另一實施例中，更新控制訊號產生器包括：一個第一反相器，用來反相更新週期脈衝；一個第一NOR閘，用來接收MRS命令及反相過的更新週期脈衝；一個下降邊緣偵測單元，用來偵測第一NOR閘的一輸出訊號的一下降邊緣，以產生具有預定脈衝寬度的一脈衝；一個第二反相器，用來反相下降邊緣偵測單元的輸出脈衝；以及一個閂鎖器(latch)，從下降邊緣偵測單元接收反相過的脈衝及自我更新入口禁止訊號，以產生更新控制訊號。
在本發明另一實施例中，更新命令產生控制器包括：一個AND運算單元，用來執行MRS命令及自我更新入口禁止訊號的AND運算；以及一個第一反相器，用來反相AND運算單元的輸出訊號，並且輸出更新命令產生控制訊號。
在本發明另一實施例中，更新命令產生器包括：一個第一反相器，用來反相更新命令產生控制訊號；一個下降邊緣偵測單元，用來偵測更新控制訊號的一下降邊緣，以產生具有預定脈衝寬度的一脈衝；以及一個OR運算單元，用來執行反相過的更新命令產生控制訊號及從下降邊緣偵測單元所輸出的脈衝的OR運算。
根據本發明另一觀點，本發明提供之自我更新電路的操作方法包括下列步驟：當未啟動MRS(模式設定暫存器)命令時，根據一更新週期脈衝產生一更新控制訊號，其中MRS命令係由至少一位址訊號及至少一控制訊號的組合而產生；當MRS命令並未被啟動時，根據自我更新入口禁止訊號中斷更新控制訊號的輸出；當啟動MRS命令時，不管更新週期脈衝為何，產生一更新命令；以及根據更新命令執行一更新動作。
在本發明另一實施例中，產生更新命令的步驟包括當MRS命令被啟動時，響應自我更新入口禁止訊號，不管更新週期脈衝為何而禁能或致能更新控制訊號。
在本發明另一實施例中，產生更新命令的步驟包括：根據自我更新入口禁止訊號命令及MRS命令，產生更新命令產生控制訊號；以及根據更新控制訊號或更新命令產生控制訊號產生更新命令。
在本發明另一實施例中，產生更新控制訊號的步驟包括：執行MRS命令及反相過的更新週期脈衝的NOR運算；偵測NOR運算的一結果訊號的一下降邊緣以產生一預定脈衝；以及輸出由經反相過的預定脈衝所設定及經由自我更新電路口禁止訊號所重置的更新控制訊號。
在本發明另一實施例中，產生更新命令產生控制訊號的步驟包括：執行MRS命令及自我更新入口禁止訊號的AND運算；以及反相AND運算的一結果訊號，以輸出更新命令產生控制訊號。
在本發明另一實施例中，產生更新命令的步驟包括：偵測更新控制訊號的一下降邊緣以產生一預定脈衝；以及執行反相過的更新命令產生控制訊號與該預定脈衝的OR運算。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，做詳細說明如下。
简体摘要：本发明提供一种自我更新电路，其系包括一个更新控制单元及一个内部更新电路。其中，更新控制单元系用来当模式设置寄存器(MRS)命令并未启动时，根据更新周期脉冲产生更新控制信号，用来当该MRS命令并未启动时，根据自我更新入口禁止信号中断更新控制信号的输出，以及用来当该MRS命令启动时，不管该更新周期脉冲为何而产生更新命令。MRS命令系借由组合至少一个位址信号及至少一个控制信号而产生。内部更新电路系根据更新命令运行更新动作。借此可精确地测量存取时间并且减少测试时间。 A self refresh circuit includes a refresh control unit and an internal refresh circuit. The refresh control unit generates a refresh control signal based on a refresh period pulse when a MRS (Mode Set Register) command is deactivated, interrupts an output of the refresh control signal based on a self－refresh－entrance inhibiting signal when the MRS command is deactivated, and generates a refresh command regardless of the refresh period pulse when the MRS command is activated. The MRS command is generated by a combination of at least one address signal and at least one control signal. The internal refresh circuit performs a refresh operation based on the refresh command. Accordingly, access time may be measured correctly and test time may be reduced. 【创作特点】有鉴于此，本发明用来消除习知技艺的限制及缺点所造成的一或多个问题。本发明提供一种自我更新电路，用来修正设备的真实tAA参数的测量、降低产品测试所浪费的时间、以及在内存存取动作期间，以可控制的方式，启动自我更新动作。此外，本发明更提供一种具有动态记忆胞数组的PRAM，用来做精确的真实tAA测量、降低产品测试所浪费的时间、以及在内存存取动作期间，以可控制的方式，启动自我更新动作。再者，本发明更提供一种自我更新电路的操作方法，用来做精确的真实tAA测量、降低产品测试所浪费的时间、以及在内存存取动作期间，以可控制的方式，启动自我更新动作。根据本发明一观点，本发明所提供的自我更新电路包括一个更新控制单元，其系用来运行下列功能。当模式设置寄存器(MRS)命令并未被启动(deactivated)时，根据一更新周期脉冲产生一更新控制信号。当MRS命令并未被启动时，根据一自我更新入口禁止信号中断更新控制信号的输出。当MRS命令被启动(activated)时，不管更新周期脉冲为何而产生一更新命令。其中，MRS命令系由至少一位址信号及至少一控制信号的组合而产生。该自我更新电路更包括一个内部更新电路，其系根据更新命令运行一更新动作。在本发明一实施例中，自我更新电路更包括：一个更新振荡器，用来在一特定时间周期产生该更新周期脉冲；以及一个MRS单元，用来借由组合至少一位址信号及至少一控制信号而输出该MRS命令。在本发明另一实施例中，更新控制单元更包括一个更新控制信号产生器、一个更新命令产生控制器、以及一个更新命令产生器。其中，更新控制信号产生器用来运行下列功能。当MRS命令并未被启动时，根据更新周期脉冲产生更新控制信号。当MRS命令并未被启动时，根据自我更新入口禁止信号中断更新控制信号的输出。当MRS命令被启动时，响应自我更新入口禁止信号，不管更新周期脉冲为何而禁能(disable)或致能(enable)更新控制信号。更新命令产生控制器用来根据自我更新入口禁止信号及MRS命令产生一更新命令产生控制信号。更新命令产生器用来根据更新控制信号或更新命令产生控制信号产生更新信号。在本发明另一实施例中，更新控制信号产生器包括：一个第一反相器，用来反相更新周期脉冲；一个第一NOR闸，用来接收MRS命令及反相过的更新周期脉冲；一个下降边缘侦测单元(falling edge detecting unit)，用来侦测第一NOR闸的一输出信号的一下降边缘，以产生具有预定脉冲宽度的一脉冲；一个第二反相器，用来反相下降边缘侦测单元的输出脉冲；以及一个闩锁器(latch)，从下降边缘侦测单元接收反相过的脉冲当成一设置信号(set signal)，以及接收自我更新入口禁止信号当成一重置信号(reset signal)，以产生更新控制信号。在本发明另一实施例中，下降边缘侦测单元包括：奇数个串联反相器(odd number of serially－connected inverters)，用来反相第一NOR闸的输出信号；以及一个第二NOR闸，用来接收奇数个串联反相器的输出信号及第一NOR闸的输出信号。其中，从下降边缘侦测单元所输出的脉冲的脉冲宽度，系由奇数个串联反相器的传输延迟值(propagation delay values)所调整。在本发明另一实施例中，更新命令产生控制器包括：一个AND运算单元，用来运行MRS命令及自我更新入口禁止信号的AND运算；以及一个第一反相器，用来反相AND运算单元的输出信号，并且输出更新命令产生控制信号。在本发明另一实施例中，AND运算单元包括：一个第二反相器，用来反相MRS命令；一个第三反相器，用来反相自我更新入口禁止命令；以及一个NOR闸，用来运行反相过的MRS命令及反相过的自我更新入口禁止信号的NOR运算。在本发明另一实施例中，更新命令产生器包括：一个第一反相器，用来反相更新命令产生控制信号；一个下降边缘侦测单元，用来侦测更新控制信号的一下降边缘，以产生具有预定脉冲宽度的一脉冲；以及一个OR运算单元，用来运行反相过的更新命令产生控制信号及从下降边缘侦测单元所输出的脉冲的OR运算。在本发明另一实施例中，下降边缘侦测单元包括：奇数个串联反相器，用来反相更新控制信号；以及一个NOR闸，用来接收反相过的更新控制信号及更新控制信号。其中，从下降边缘侦测单元所输出的脉冲的脉冲宽度，系由奇数个串联反相器的传输延迟值所调整。在本发明另一实施例中，OR运算单元包括互相串联的一个NOR闸及一个第二反相器。根据本发明另一观点，本发明所提供的PSRAM(伪静态随机存取内存)包括：一个其中包含多数个动态记忆胞的动态记忆胞数组；一个存取控制电路，根据位址信号及控制信号运行动态记忆胞数组的读取动作及写入动作，其中该存取控制电路包括一字符线控制脉冲产生器，用来输出一自我更新入口禁止信号；以及一个自我更新电路，使用内部所产生的周期脉冲运行动态记忆胞数组的更新动作。自我更新电路包括一个更新控制单元，其系用来运行下列功能。当未启动MRS(模式设置寄存器)命令时，根据一更新周期脉冲产生一更新控制信号。当MRS命令并未被启动时，根据自我更新入口禁止信号中断更新控制信号的输出。当启动(activated)MRS命令时，不管更新周期脉冲为何而产生一更新命令。其中，MRS命令系由至少一位址信号及至少一控制信号的组合而产生。该自我更新电路更包括一个内部更新电路，其系根据更新命令运行一更新动作。在本发明一实施例中，该PSRAM更包括：一个更新振荡器，用来在一特定周期产生更新周期脉冲；以及一个MRS单元，其系用来借由组合至少一位址信号及至少一控制信号而输出MRS命令。在本发明另一实施例中，更新控制单元更包括一个更新控制信号产生器、一个更新命令产生控制器、以及一个更新命令产生器。其中，更新控制信号产生器用来运行下列功能。当MRS命令并未被启动时，根据更新周期脉冲产生更新控制信号。当MRS命令并未被启动时，根据自我更新入口禁止信号中断更新控制信号的输出。当MRS命令被启动时，响应自我更新入口禁止信号，不管更新周期脉冲为何而禁能(disable)或致能(enable)更新控制信号。更新命令产生控制器用来根据自我更新入口禁止信号及MRS命令产生一更新命令产生控制信号。更新命令产生器用来根据更新控制信号或更新命令产生控制信号产生更新信号。在本发明另一实施例中，更新控制信号产生器包括：一个第一反相器，用来反相更新周期脉冲；一个第一NOR闸，用来接收MRS命令及反相过的更新周期脉冲；一个下降边缘侦测单元，用来侦测第一NOR闸的一输出信号的一下降边缘，以产生具有预定脉冲宽度的一脉冲；一个第二反相器，用来反相下降边缘侦测单元的输出脉冲；以及一个闩锁器(latch)，从下降边缘侦测单元接收反相过的脉冲及自我更新入口禁止信号，以产生更新控制信号。在本发明另一实施例中，更新命令产生控制器包括：一个AND运算单元，用来运行MRS命令及自我更新入口禁止信号的AND运算；以及一个第一反相器，用来反相AND运算单元的输出信号，并且输出更新命令产生控制信号。在本发明另一实施例中，更新命令产生器包括：一个第一反相器，用来反相更新命令产生控制信号；一个下降边缘侦测单元，用来侦测更新控制信号的一下降边缘，以产生具有预定脉冲宽度的一脉冲；以及一个OR运算单元，用来运行反相过的更新命令产生控制信号及从下降边缘侦测单元所输出的脉冲的OR运算。根据本发明另一观点，本发明提供之自我更新电路的操作方法包括下列步骤：当未启动MRS(模式设置寄存器)命令时，根据一更新周期脉冲产生一更新控制信号，其中MRS命令系由至少一位址信号及至少一控制信号的组合而产生；当MRS命令并未被启动时，根据自我更新入口禁止信号中断更新控制信号的输出；当启动MRS命令时，不管更新周期脉冲为何，产生一更新命令；以及根据更新命令运行一更新动作。在本发明另一实施例中，产生更新命令的步骤包括当MRS命令被启动时，响应自我更新入口禁止信号，不管更新周期脉冲为何而禁能或致能更新控制信号。在本发明另一实施例中，产生更新命令的步骤包括：根据自我更新入口禁止信号命令及MRS命令，产生更新命令产生控制信号；以及根据更新控制信号或更新命令产生控制信号产生更新命令。在本发明另一实施例中，产生更新控制信号的步骤包括：运行MRS命令及反相过的更新周期脉冲的NOR运算；侦测NOR运算的一结果信号的一下降边缘以产生一预定脉冲；以及输出由经反相过的预定脉冲所设置及经由自我更新电路口禁止信号所重置的更新控制信号。在本发明另一实施例中，产生更新命令产生控制信号的步骤包括：运行MRS命令及自我更新入口禁止信号的AND运算；以及反相AND运算的一结果信号，以输出更新命令产生控制信号。在本发明另一实施例中，产生更新命令的步骤包括：侦测更新控制信号的一下降边缘以产生一预定脉冲；以及运行反相过的更新命令产生控制信号与该预定脉冲的OR运算。为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，做详细说明如下。

IPRDB

热门服务

关于我们

友情链接

联系方式