专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

7. 发明专利

TWI318769B 應用主動模式操作控制信號之簡單化電源下降模式控制電路 SIMPLIFIED POWER-DOWN MODE CONTROL CIRCUIT UTILIZING ACTIVE MODE OPERATION CONTROL SIGNALS 有权
简体标题：应用主动模式操作控制信号之简单化电源下降模式控制电路 SIMPLIFIED POWER-DOWN MODE CONTROL CIRCUIT UTILIZING ACTIVE MODE OPERATION CONTROL SIGNALS
公开(公告)号：TWI318769B
公开(公告)日：2009-12-21
申请号：TW096101238
申请日：2007-01-12
申请人：海力士半導體股份有限公司
发明人：張支銀
IPC分类号： G11C
CPC分类号： G11C5/14 , G11C5/144 , G11C7/22 , G11C2207/2227
摘要：一種在主動模式操作中接收電源下降模式輸入指令，應用主動模式操作控制信號之電源下降模式控制電路。該簡化之電路僅需要較少範圍來設置控制電路，並且能減少功率消耗。該半導體記憶元件中之電源下降模式控制電路至少包括一時脈致能緩衝單元、一外部時脈緩衝單元、一閂鎖單元、一控制電路，當在一主動模式操作中接收到一電源下降模式輸入指令，能經由使用一用於主動模式操作中之控制信號，而控制用於主動模式操作之內部操作時脈、及一時脈致能產生電路，在外部時脈信號為低準位時，經由使用該時脈控制信號，輸出促使進入電源下降模式之時脈致能信號。【創作特點】因此，本發明在解決發生於相關技術之種種問題。本發明係提供一種電源下降模式控制電路，其中當收到一電源下降模式輸入指令，在完成進行中之主動模式操作後對進入電源下降模式進行控制，係經由產生一和進行中之主動模式操作相對應之控制信號而實行，藉此能簡化該控制電路之配置，減少半導體記憶元件中被控制電路所佔據之區域，並且減少功率之消耗。
根據本發明之一實施態樣，係提供一種半導體記憶元件，該記憶元件包括第一緩衝單元，經由在進入電源下降模式時輸入之一外部時脈致能信號，而輸出一第一時脈信號；第二緩衝單元，經由緩衝一外部時脈信號而輸出一第二時脈信號；第一閂鎖單元，經由閂鎖住第一和第二時脈信號，而輸出一用以控制內部操作時脈之第一時脈控制信號；一控制電路，在主動模式操作中接收到電源下降模式輸入指令時，經由使用一用於主動模式操作之控制信號，輸出一用來控制用於主動模式操作之內部操作時脈之第二時脈控制信號；及一時脈致能產生電路，在第二時脈信號被禁致能時，經由使用第一和第二時脈控制信號，輸出用來促使進入電源下降模式之第一至第三時脈致能信號。
根據本發明之另一實施態樣，該主動模式操作係至少包含讀取操作、以一自動預先充電指令之讀取操作、寫入操作、及以一自動預先充電指令之寫入操作等之其中之一。
根據本發明之另一實施態樣，該控制電路係包括一結束脈衝產生區，經由緩衝該控制信號而輸出一用以結束主動模式操作之結束脈衝信號；及一時脈控制信號產生區，係藉由閂鎖住由時脈致能產生電路輸出之第二時脈致能信號和結束脈衝信號，輸出用以控制主動模式操作之結束的第二時脈控制信號。
根據本發明之另一實施態樣，該控制信號可能是下列其中一種信號：一關閉(off)信號，其係在使用一自動預先充電指令在進行讀取操作或讀取操作時輸入所有對應資料被致能；一bl結束信號，其係在寫入操作中一寫入資料處理時間結束時被致能；或是一自動預先充電信號，其係在輸入自動預先充電指令時被致能。
根據本發明之另一實施態樣，該結束脈衝產生區係包括第三緩衝單元，經由緩衝該關閉(off)信號而輸出一用以結束讀取操作之讀取/自動預先充電結束脈衝信號；第四緩衝單元，係依據一在寫入操作時被禁致能而在自動預先充電操作時被致能之位址信號之狀態而定，選擇性地緩衝bl結束信號和自動預先充電信號，以輸出一用以結束寫入操作和自動預先充電其中一種操作之寫入/自動預先充電結束脈衝信號；及第一結合單元，經由邏輯地結合第三和第四緩衝單元之輸出信號而輸出該結束脈衝信號。
根據本發明之另一實施態樣，第三緩衝單元係包括一第一反向器，用以接收由於延遲單元而延遲之關閉(off)信號；一第一反及(NAND)閘，用以對關閉(off)信號和第一反向器之輸出信號進行反及(NAND)運算；及一第二反向器，用以接收第一NAND閘之輸出信號及輸出讀取/自動預先充電結束脈衝信號。
根據本發明之另一實施態樣，第四緩衝單元係經由在位址信號被致能時緩衝bl結束信號，輸出寫入/自動預先充電結束脈衝信號以結束寫入操作，並且在位址信號被禁致能時緩衝自動預先充電信號，而輸出寫入/自動預先充電結束脈衝信號以結束自動預先充電操作。
根據本發明之另一實施態樣，第四緩衝單元係包括一第一轉換閘極，係用以在位址信號被禁致能時輸出bl結束信號，在位址信號被致能時輸出自動預先充電信號；一第二NAND閘，係用以對一讀取禁能信號和第一轉換閘極之一輸出信號進行反及運算，該讀取禁能信號係在寫入操作時被致能而在讀取操作時被禁致能；及一第三反向器，用以接收第二NAND閘之輸出信號及輸出寫入/自動預先充電結束脈衝信號。
根據本發明之另一實施態樣，第一結合單元係包括一反或(NOR)閘，用以對讀取/自動預先充電結束脈衝信號和寫入/自動預先充電結束脈衝信號進行反或(NOR)運算；和一第四反向器，用以接收該NOR閘之一輸出信號及輸出該結束脈衝信號。
根據本發明之另一實施態樣，該時脈控制信號產生區係包括第二閂鎖單元，當一CAS脈衝信號(其係接收到讀取指令或寫入指令時產生一脈衝信號)被致能，經由閂鎖住第三時脈致能信號而輸出一第一閂鎖信號；第三閂鎖單元，藉由在結束脈衝信號為高準位時閂鎖住第一閂鎖信號而輸出一第二閂鎖信號；第四閂鎖單元，藉由閂鎖住結束脈衝信號而輸出一第三閂鎖信號；及第二結合單元，經由邏輯地結合第二和第三閂鎖信號，輸出用以控制主動模式操作之結束之第二時脈控制信號。
根據本發明之另一實施態樣，第二閂鎖單元係包括一第五反向器，用以接收CAS脈衝信號；一第二轉換閘極，用以在第五反向器之一輸出信號為低準位時輸出第二時脈致能信號；一PMOS電晶體，用以依據一電源上昇信號(其非在電源下降模式中被致能，而在電源下降模式中被禁致能)之狀態，而決定是否輸出一電源電壓；及一第一閂鎖，係藉由在電源啟動信號被禁致能時閂鎖住第二轉換閘極之一輸出信號及電源啟動信號被致能時閂鎖住電源電壓，輸出第一閂鎖信號。
根據本發明之另一實施態樣，第三閂鎖單元係包括一第三轉換閘極，在結束脈衝信號為高準位時輸出第一閂鎖信號；一第一NMOS電晶體，用以依據一電源上昇信號之狀態(其非在電源下降模式中被致能，而在電源下降模式中被禁致能)，而決定是否輸出一接地電壓；一第六反向器，用以接收由時脈致能產生電路所輸出之第二時脈致能信號；一第二NMOS電晶體，係依據一由第六反向器輸出信號之邏輯階層來決定是否輸出接地電壓；及一第二閂鎖，係依第三轉換閘極、第一NMOS電晶體、及第二NMOS電晶體之輸出信號而定選擇性地閂鎖住第三轉換閘極之一輸出信號和接地電壓，而輸出第二閂鎖信號。
根據本發明之另一實施態樣，第四閂鎖單元係包括一第七反向器，用以接收電源啟動信號，該電源啟動信號非在電源下降模式中被致能，而在電源下降模式中被禁致能；一第三閂鎖，係用以邏輯地結合第七反向器之一輸出信號、結束脈衝信號、及CAS脈衝信號，及閂鎖住邏輯性結合之信號；及一第八反向器，用以接收第三閂鎖之一輸出信號及輸出第三閂鎖信號。
根據本發明之另一實施態樣，第二結合單元係包括一第三NAND閘，係用以對第二閂鎖信號和第三閂鎖信號進行反及(NAND)運算；及一第四NAND閘，係用以對第三NAND閘之一輸出信號和由時脈致能產生電路輸出之第二時脈致能信號進行反及(NAND)運算，及輸出第二時脈控制信號。
根據本發明之另一實施態樣，該時脈致能產生電路係包括一第一致能信號產生區，在第二時脈信號為低準位時經由閂鎖住第一時脈控制信號而輸出第一時脈致能信號；一第二致能信號產生區，經由緩衝第一時脈控制信號而輸出第二時脈致能信號；及一第三致能信號產生區，經由緩衝第二時脈控制信號而輸出第三時脈致能信號。
根據本發明之另一實施態樣，第一時脈致能信號係一用以關掉指令和位址緩衝器之信號，第二時脈致能信號係一除了用於主動模式操作的之外使內部操作時脈被禁致能之信號，第三時脈致能信號係一使用於主動模式操作之內部操作時脈被禁致能之信號。
根據本發明之另一實施態樣，第一和第二時脈致能信號在接收到電源下降模式輸入指令時被致能，第三時脈致能信號在完成主動模式操作時被致能。
根據本發明之另一實施態樣，第一致能信號產生區係包括一第九反向器，用以接收電源啟動信號，該電源啟動信號非在電源下降模式中被致能，而在電源下降模式中被禁致能；一第三NMOS電晶體，係依據第九反向器之一輸出信號來決定是否輸出一接地電壓；一第四閂鎖，係在電源啟動信號被禁致能時閂鎖住第一時脈控制信號，在電源啟動信號被致能時拴鎖住接地電壓；一第四轉換閘極，在第二時脈信號為低準位時輸出一第四閂鎖之輸出信號；一第五閂鎖，係用以閂鎖住第四轉換閘極之一輸出信號；及一第十反向器，係用以接收第五閂鎖之一輸出信號及輸出第一時脈致能信號。
根據本發明之另一實施態樣，第二致能信號產生區係包括一第十一反向器，係在電源啟動信號(其非在電源下降模式中被致能，而在電源下降模式被禁致能)被致能時接收第一時脈控制信號，在電源啟動信號被禁致能時接收一接地電壓；一第十二反向器，用以接收第十一反向器之一輸出信號；及一第十三反向器，用以接收第十二反向器之一輸出信號及輸出第二時脈致能信號。
根據本發明之又一實施態樣，第三致能信號產生區係包括一第十四反向器，用以接收第二時脈控制信號；一第五NAND閘，係用以對第十一反向器之輸出信號和第十四反向器之一輸出信號進行反及(NAND)運算；及一第十五反向器，係用以接收第五NAND閘之一輸出信號及輸出第三時脈致能信號。
简体摘要：一种在主动模式操作中接收电源下降模式输入指令，应用主动模式操作控制信号之电源下降模式控制电路。该简化之电路仅需要较少范围来设置控制电路，并且能减少功率消耗。该半导体记忆组件中之电源下降模式控制电路至少包括一时脉致能缓冲单元、一外部时脉缓冲单元、一闩锁单元、一控制电路，当在一主动模式操作中接收到一电源下降模式输入指令，能经由使用一用于主动模式操作中之控制信号，而控制用于主动模式操作之内部操作时脉、及一时脉致能产生电路，在外部时脉信号为低准位时，经由使用该时脉控制信号，输出促使进入电源下降模式之时脉致能信号。【创作特点】因此，本发明在解决发生于相关技术之种种问题。本发明系提供一种电源下降模式控制电路，其中当收到一电源下降模式输入指令，在完成进行中之主动模式操作后对进入电源下降模式进行控制，系经由产生一和进行中之主动模式操作相对应之控制信号而实行，借此能简化该控制电路之配置，减少半导体记忆组件中被控制电路所占据之区域，并且减少功率之消耗。根据本发明之一实施态样，系提供一种半导体记忆组件，该记忆组件包括第一缓冲单元，经由在进入电源下降模式时输入之一外部时脉致能信号，而输出一第一时脉信号；第二缓冲单元，经由缓冲一外部时脉信号而输出一第二时脉信号；第一闩锁单元，经由闩锁住第一和第二时脉信号，而输出一用以控制内部操作时脉之第一时脉控制信号；一控制电路，在主动模式操作中接收到电源下降模式输入指令时，经由使用一用于主动模式操作之控制信号，输出一用来控制用于主动模式操作之内部操作时脉之第二时脉控制信号；及一时脉致能产生电路，在第二时脉信号被禁致能时，经由使用第一和第二时脉控制信号，输出用来促使进入电源下降模式之第一至第三时脉致能信号。根据本发明之另一实施态样，该主动模式操作系至少包含读取操作、以一自动预先充电指令之读取操作、写入操作、及以一自动预先充电指令之写入操作等之其中之一。根据本发明之另一实施态样，该控制电路系包括一结束脉冲产生区，经由缓冲该控制信号而输出一用以结束主动模式操作之结束脉冲信号；及一时脉控制信号产生区，系借由闩锁住由时脉致能产生电路输出之第二时脉致能信号和结束脉冲信号，输出用以控制主动模式操作之结束的第二时脉控制信号。根据本发明之另一实施态样，该控制信号可能是下列其中一种信号：一关闭(off)信号，其系在使用一自动预先充电指令在进行读取操作或读取操作时输入所有对应数据被致能；一bl结束信号，其系在写入操作中一写入数据处理时间结束时被致能；或是一自动预先充电信号，其系在输入自动预先充电指令时被致能。根据本发明之另一实施态样，该结束脉冲产生区系包括第三缓冲单元，经由缓冲该关闭(off)信号而输出一用以结束读取操作之读取/自动预先充电结束脉冲信号；第四缓冲单元，系依据一在写入操作时被禁致能而在自动预先充电操作时被致能之位址信号之状态而定，选择性地缓冲bl结束信号和自动预先充电信号，以输出一用以结束写入操作和自动预先充电其中一种操作之写入/自动预先充电结束脉冲信号；及第一结合单元，经由逻辑地结合第三和第四缓冲单元之输出信号而输出该结束脉冲信号。根据本发明之另一实施态样，第三缓冲单元系包括一第一反向器，用以接收由于延迟单元而延迟之关闭(off)信号；一第一反及(NAND)闸，用以对关闭(off)信号和第一反向器之输出信号进行反及(NAND)运算；及一第二反向器，用以接收第一NAND闸之输出信号及输出读取/自动预先充电结束脉冲信号。根据本发明之另一实施态样，第四缓冲单元系经由在位址信号被致能时缓冲bl结束信号，输出写入/自动预先充电结束脉冲信号以结束写入操作，并且在位址信号被禁致能时缓冲自动预先充电信号，而输出写入/自动预先充电结束脉冲信号以结束自动预先充电操作。根据本发明之另一实施态样，第四缓冲单元系包括一第一转换闸极，系用以在位址信号被禁致能时输出bl结束信号，在位址信号被致能时输出自动预先充电信号；一第二NAND闸，系用以对一读取禁能信号和第一转换闸极之一输出信号进行反及运算，该读取禁能信号系在写入操作时被致能而在读取操作时被禁致能；及一第三反向器，用以接收第二NAND闸之输出信号及输出写入/自动预先充电结束脉冲信号。根据本发明之另一实施态样，第一结合单元系包括一反或(NOR)闸，用以对读取/自动预先充电结束脉冲信号和写入/自动预先充电结束脉冲信号进行反或(NOR)运算；和一第四反向器，用以接收该NOR闸之一输出信号及输出该结束脉冲信号。根据本发明之另一实施态样，该时脉控制信号产生区系包括第二闩锁单元，当一CAS脉冲信号(其系接收到读取指令或写入指令时产生一脉冲信号)被致能，经由闩锁住第三时脉致能信号而输出一第一闩锁信号；第三闩锁单元，借由在结束脉冲信号为高准位时闩锁住第一闩锁信号而输出一第二闩锁信号；第四闩锁单元，借由闩锁住结束脉冲信号而输出一第三闩锁信号；及第二结合单元，经由逻辑地结合第二和第三闩锁信号，输出用以控制主动模式操作之结束之第二时脉控制信号。根据本发明之另一实施态样，第二闩锁单元系包括一第五反向器，用以接收CAS脉冲信号；一第二转换闸极，用以在第五反向器之一输出信号为低准位时输出第二时脉致能信号；一PMOS晶体管，用以依据一电源上升信号(其非在电源下降模式中被致能，而在电源下降模式中被禁致能)之状态，而决定是否输出一电源电压；及一第一闩锁，系借由在电源启动信号被禁致能时闩锁住第二转换闸极之一输出信号及电源启动信号被致能时闩锁住电源电压，输出第一闩锁信号。根据本发明之另一实施态样，第三闩锁单元系包括一第三转换闸极，在结束脉冲信号为高准位时输出第一闩锁信号；一第一NMOS晶体管，用以依据一电源上升信号之状态(其非在电源下降模式中被致能，而在电源下降模式中被禁致能)，而决定是否输出一接地电压；一第六反向器，用以接收由时脉致能产生电路所输出之第二时脉致能信号；一第二NMOS晶体管，系依据一由第六反向器输出信号之逻辑阶层来决定是否输出接地电压；及一第二闩锁，系依第三转换闸极、第一NMOS晶体管、及第二NMOS晶体管之输出信号而定选择性地闩锁住第三转换闸极之一输出信号和接地电压，而输出第二闩锁信号。根据本发明之另一实施态样，第四闩锁单元系包括一第七反向器，用以接收电源启动信号，该电源启动信号非在电源下降模式中被致能，而在电源下降模式中被禁致能；一第三闩锁，系用以逻辑地结合第七反向器之一输出信号、结束脉冲信号、及CAS脉冲信号，及闩锁住逻辑性结合之信号；及一第八反向器，用以接收第三闩锁之一输出信号及输出第三闩锁信号。根据本发明之另一实施态样，第二结合单元系包括一第三NAND闸，系用以对第二闩锁信号和第三闩锁信号进行反及(NAND)运算；及一第四NAND闸，系用以对第三NAND闸之一输出信号和由时脉致能产生电路输出之第二时脉致能信号进行反及(NAND)运算，及输出第二时脉控制信号。根据本发明之另一实施态样，该时脉致能产生电路系包括一第一致能信号产生区，在第二时脉信号为低准位时经由闩锁住第一时脉控制信号而输出第一时脉致能信号；一第二致能信号产生区，经由缓冲第一时脉控制信号而输出第二时脉致能信号；及一第三致能信号产生区，经由缓冲第二时脉控制信号而输出第三时脉致能信号。根据本发明之另一实施态样，第一时脉致能信号系一用以关掉指令和位址缓冲器之信号，第二时脉致能信号系一除了用于主动模式操作的之外使内部操作时脉被禁致能之信号，第三时脉致能信号系一使用于主动模式操作之内部操作时脉被禁致能之信号。根据本发明之另一实施态样，第一和第二时脉致能信号在接收到电源下降模式输入指令时被致能，第三时脉致能信号在完成主动模式操作时被致能。根据本发明之另一实施态样，第一致能信号产生区系包括一第九反向器，用以接收电源启动信号，该电源启动信号非在电源下降模式中被致能，而在电源下降模式中被禁致能；一第三NMOS晶体管，系依据第九反向器之一输出信号来决定是否输出一接地电压；一第四闩锁，系在电源启动信号被禁致能时闩锁住第一时脉控制信号，在电源启动信号被致能时拴锁住接地电压；一第四转换闸极，在第二时脉信号为低准位时输出一第四闩锁之输出信号；一第五闩锁，系用以闩锁住第四转换闸极之一输出信号；及一第十反向器，系用以接收第五闩锁之一输出信号及输出第一时脉致能信号。根据本发明之另一实施态样，第二致能信号产生区系包括一第十一反向器，系在电源启动信号(其非在电源下降模式中被致能，而在电源下降模式被禁致能)被致能时接收第一时脉控制信号，在电源启动信号被禁致能时接收一接地电压；一第十二反向器，用以接收第十一反向器之一输出信号；及一第十三反向器，用以接收第十二反向器之一输出信号及输出第二时脉致能信号。根据本发明之又一实施态样，第三致能信号产生区系包括一第十四反向器，用以接收第二时脉控制信号；一第五NAND闸，系用以对第十一反向器之输出信号和第十四反向器之一输出信号进行反及(NAND)运算；及一第十五反向器，系用以接收第五NAND闸之一输出信号及输出第三时脉致能信号。

IPRDB

热门服务

关于我们

友情链接

联系方式