专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200501590A 用於記憶體為基礎之維特比解碼器的演算法审中-公开
简体标题：用于内存为基础之维特比译码器的算法
公开(公告)号：TW200501590A
公开(公告)日：2005-01-01
申请号：TW092116744
申请日：2003-06-20
申请人：國立交通大學 NATIONAL CHIAO TUNG UNIVERSITY
发明人：李鎮宜 , 林建青 , 吳家徹
IPC分类号： H03M
摘要：本發明係揭露一種用於記憶體為基礎之維特比解碼器的演算法。利用回溯路徑的相依性質可以發現前後兩個回溯路徑隨著愈低的資料錯誤率會有更高的相似度。因此本發明之演算法將前一次的回溯路徑有至暫存器中，當目前之回溯路徑與前一次路徑相同時，即可得到欲求之路徑，並可停止記憶體讀取的動作，以大幅降低讀取記憶體所消耗之功率；且在回溯路徑之前，係可利用最小的路徑權值與路徑必為連續之特性來進行路徑預測的動作。本發明係利路徑匹配與路徑預測機制可以降低記憶體存取次數與功率消耗。
简体摘要：本发明系揭露一种用于内存为基础之维特比译码器的算法。利用回溯路径的相依性质可以发现前后两个回溯路径随着愈低的数据错误率会有更高的相似度。因此本发明之算法将前一次的回溯路径有至寄存器中，当目前之回溯路径与前一次路径相同时，即可得到欲求之路径，并可停止内存读取的动作，以大幅降低读取内存所消耗之功率；且在回溯路径之前，系可利用最小的路径权值与路径必为连续之特性来进行路径预测的动作。本发明系利路径匹配与路径预测机制可以降低内存存取次数与功率消耗。

2. 发明专利

TW595117B 用於記憶體為基礎之維特比解碼器的演算法失效
简体标题：用于内存为基础之维特比译码器的算法
公开(公告)号：TW595117B
公开(公告)日：2004-06-21
申请号：TW092116744
申请日：2003-06-20
申请人：國立交通大學 NATIONAL CHIAO TUNG UNIVERSITY
发明人：李鎮宜 , 林建青 , 吳家徹
IPC分类号： H03M
CPC分类号： H03M13/6502 , H03M13/41 , H03M13/4169
摘要：本發明係揭露一種用於記憶體為基礎之維特比解碼器的演算法。利用回溯路徑的相依性質可以發現前後兩個回溯路徑隨著愈低的資料錯誤率會有更高的相似度。因此本發明之演算法將前一次的回溯路徑存至暫存器中，當目前之回溯路徑與前一次路徑相同時，即可得到欲求之路徑，並可停止記憶體讀取的動作，以大幅降低讀取記憶體所消耗之功率；且在回溯路徑之前，係可利用最小的路徑權值與路徑必為連續之特性來進行路徑預測的動作。本發明係利路徑匹配與路徑預測機制可以降低記憶體存取次數與功率消耗。(一)、本案代表圖為：第二圖(二)、本案代表圖之元件代表符號簡單說明：22 維特比解碼器 24 狀態轉換計量單元26 加-比較-選擇單元 28 殘存路徑記憶體單元30 路徑權值記憶單元 32 比較器34 解碼器 36 路徑預測
简体摘要：本发明系揭露一种用于内存为基础之维特比译码器的算法。利用回溯路径的相依性质可以发现前后两个回溯路径随着愈低的数据错误率会有更高的相似度。因此本发明之算法将前一次的回溯路径存至寄存器中，当目前之回溯路径与前一次路径相同时，即可得到欲求之路径，并可停止内存读取的动作，以大幅降低读取内存所消耗之功率；且在回溯路径之前，系可利用最小的路径权值与路径必为连续之特性来进行路径预测的动作。本发明系利路径匹配与路径预测机制可以降低内存存取次数与功率消耗。(一)、本案代表图为：第二图(二)、本案代表图之组件代表符号简单说明：22 维特比译码器 24 状态转换计量单元26 加-比较-选择单元 28 残存路径内存单元30 路径权值记忆单元 32 比较器34 译码器 36 路径预测

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式