会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明专利
    • 對準化閘極側壁之分離閘極場效電晶體 SPLIT GATE FIELD EFFECT TRANSISTOR DEVICE WITH ALIGNED GATE ELECTRODE SIDEWALLS
    • 对准化闸极侧壁之分离闸极场效应管 SPLIT GATE FIELD EFFECT TRANSISTOR DEVICE WITH ALIGNED GATE ELECTRODE SIDEWALLS
    • TWI322503B
    • 2010-03-21
    • TW095123017
    • 2006-06-26
    • 台灣積體電路製造股份有限公司
    • 吳浩銓朱翁駒何大椿楊光
    • H01L
    • H01L29/7881H01L27/115H01L27/11521
    • 一分離閘極場效電晶體由一控制閘極之側壁與一浮動閘極之側壁對準製作而成。對準之側壁在分離閘極場效電晶體相對於分離閘極場效電晶體之控制閘極通道之一端。對準之側壁對分離閘極場效電晶體提供增強的效能。 A split gate field effect transistor is fabricated with a sidewall of a control gate electrode aiigned with a sidewall of a floating gate electrode. The aligned sidewalis are on a side of the split gate field effect transistor device opposite the control gate electrode channel of the split gate field effect transistor device. The aligned sidewalls provide for enhanced performance of the split gate field effect transistor device. 【創作特點】 因此本發明的目的就是在提供一種分離閘極場效電晶體,和製造分離閘極場效電晶體之方法,用以解決半導體製程整合中尺寸縮減而不易製造之問題。
      本發明的另一目的是在提供一種符合上述目的,以提供具有增強效能之分離閘極場效電晶體,提升產品良率及工作效率。
      根據本發明之上述目的,提出一種分離閘極場效電晶體之半導體結構。依照本發明一較佳實施例,此半導體結構包含具有橫向地定義於半導體基板上源極與汲極間的通道區的半導體基板。此半導體結構也包含穿隧介電層形成於至少部份之通道區上,以及浮動閘極形成於穿隧介電層上並覆蓋通道區之浮動閘極通道部分。另外,此半導體結構也包含閘間電極介電層形成於浮動閘極上,以及控制閘極形成於閘間電極介電層上並覆蓋通道區之控制閘極通道部分。在此半導體結構中,浮動閘極之側壁與控制閘極通道區相對側之控制閘極之側壁是對準成一直線的。
      根據本發明之目的,提出一種具有增強效能之分離閘極場效電晶體,以及一種製造此分離閘極場效電晶體之方法。依照本發明一較佳實施例,藉由製造一種浮動閘極側壁與控制閘極側壁對準之分離閘極場效電晶體,以實現上述目的,而對準之側壁係位於未被浮動閘極覆蓋之控制閘極通道區的相對側。以如此結構而言,即使二者之側壁並沒有對準,控制閘極也確定可提供浮動閘極最佳之操控。因此,分離閘極場效電晶體具有增強之效能。
    • 一分离闸极场效应管由一控制闸极之侧壁与一浮动闸极之侧壁对准制作而成。对准之侧壁在分离闸极场效应管相对于分离闸极场效应管之控制闸极信道之一端。对准之侧壁对分离闸极场效应管提供增强的性能。 A split gate field effect transistor is fabricated with a sidewall of a control gate electrode aiigned with a sidewall of a floating gate electrode. The aligned sidewalis are on a side of the split gate field effect transistor device opposite the control gate electrode channel of the split gate field effect transistor device. The aligned sidewalls provide for enhanced performance of the split gate field effect transistor device. 【创作特点】 因此本发明的目的就是在提供一种分离闸极场效应管,和制造分离闸极场效应管之方法,用以解决半导体制程集成中尺寸缩减而不易制造之问题。 本发明的另一目的是在提供一种符合上述目的,以提供具有增强性能之分离闸极场效应管,提升产品良率及工作效率。 根据本发明之上述目的,提出一种分离闸极场效应管之半导体结构。依照本发明一较佳实施例,此半导体结构包含具有横向地定义于半导体基板上源极与汲极间的信道区的半导体基板。此半导体结构也包含穿隧介电层形成于至少部份之信道区上,以及浮动闸极形成于穿隧介电层上并覆盖信道区之浮动闸极信道部分。另外,此半导体结构也包含闸间电极介电层形成于浮动闸极上,以及控制闸极形成于闸间电极介电层上并覆盖信道区之控制闸极信道部分。在此半导体结构中,浮动闸极之侧壁与控制闸极信道区相对侧之控制闸极之侧壁是对准成一直线的。 根据本发明之目的,提出一种具有增强性能之分离闸极场效应管,以及一种制造此分离闸极场效应管之方法。依照本发明一较佳实施例,借由制造一种浮动闸极侧壁与控制闸极侧壁对准之分离闸极场效应管,以实现上述目的,而对准之侧壁系位于未被浮动闸极覆盖之控制闸极信道区的相对侧。以如此结构而言,即使二者之侧壁并没有对准,控制闸极也确定可提供浮动闸极最佳之操控。因此,分离闸极场效应管具有增强之性能。
    • 4. 发明专利
    • 無控制閘極接觸之分閘快閃記憶體
    • 无控制闸极接触之分闸闪存
    • TW533552B
    • 2003-05-21
    • TW090124062
    • 2001-09-28
    • 台灣積體電路製造股份有限公司
    • 林建煒卓靜玟何大椿
    • H01L
    • 一種形成於半導體基板上之無控制閘極接觸區分閘快閃記憶胞陣列結構,至少包含:複數個隔離區塊,以陣列排列方式形成於半導體基板上;複數個快閃記憶胞,每一該快閃記憶胞包含浮置閘極,亦成陣列排列方式形成於半導體基板上,每一記憶胞並相應於兩個隔離區塊,而構成複數列快閃記憶胞,每列快閃記憶胞共用一控制閘極線;複數縱行擴散區形成於相應於隔離區塊縱行之間的半導體基板內,因此,經由指定列之控制閘極及指定行擴散區可分別指定一記憶胞,以進行對該被指定之記憶胞程式化,或讀取資料。上述記憶胞之接觸形成於記憶胞區以外的半導體基板內。
    • 一种形成于半导体基板上之无控制闸极接触区分闸快闪记忆胞数组结构,至少包含:复数个隔离区块,以数组排列方式形成于半导体基板上;复数个快闪记忆胞,每一该快闪记忆胞包含浮置闸极,亦成数组排列方式形成于半导体基板上,每一记忆胞并相应于两个隔离区块,而构成复数列快闪记忆胞,每列快闪记忆胞共享一控制闸极线;复数纵行扩散区形成于相应于隔离区块纵行之间的半导体基板内,因此,经由指定列之控制闸极及指定行扩散区可分别指定一记忆胞,以进行对该被指定之记忆胞进程化,或读取数据。上述记忆胞之接触形成于记忆胞区以外的半导体基板内。
    • 5. 发明专利
    • 正電荷檢測裝置與檢測方法
    • 正电荷检测设备与检测方法
    • TW548767B
    • 2003-08-21
    • TW091112951
    • 2002-06-13
    • 台灣積體電路製造股份有限公司
    • 曾健庭陶昊何大椿
    • H01L
    • 一種正電荷檢測裝置與檢測方法。本發明之正電荷檢測裝置係由兩個分離閘極快閃記憶體(Split Gate Flash Memory)晶胞與天線等元件所組成。至於,本發明之正電荷檢測方法則至少包括將本發明之裝置利用寫入功能設定起始狀態、以天線收集製程環境中的正電荷來執行本發明之裝置的抹除功能、以及因而可讀取本發明之裝置中所產生之電流而檢測出製程環境中的正電荷等步驟。運用本發明之正電荷檢測裝置與檢測方法,可藉以檢測出製程環境中之正電荷,且可藉以降低檢測成本。
    • 一种正电荷检测设备与检测方法。本发明之正电荷检测设备系由两个分离闸极闪存(Split Gate Flash Memory)晶胞与天线等组件所组成。至于,本发明之正电荷检测方法则至少包括将本发明之设备利用写入功能设置起始状态、以天线收集制程环境中的正电荷来运行本发明之设备的抹除功能、以及因而可读取本发明之设备中所产生之电流而检测出制程环境中的正电荷等步骤。运用本发明之正电荷检测设备与检测方法,可借以检测出制程环境中之正电荷,且可借以降低检测成本。