专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW202004973A 晶圓吸盤审中-公开
简体标题：晶圆吸盘
公开(公告)号：TW202004973A
公开(公告)日：2020-01-16
申请号：TW107139985
申请日：2018-11-12
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：廖思豪 , LIAO, SIH-HAO , 余振華 , YU, CHEN-HUA , 郭宏瑞 , KUO, HUNG-JUI , 胡毓祥 , HU, YU-HSIANG , 陳韋志 , CHEN, WEI-CHIH
IPC分类号： H01L21/683
摘要：一種晶圓吸盤包括吸盤本體及多個密封環。吸盤本體包括承載表面及設置在所述承載表面上的至少一個真空孔，所述承載表面被配置成承載晶圓。承載表面的直徑對晶圓的直徑的比率實質上等於或大於45%且實質上等於或小於90%。密封環設置在承載表面上且被配置成在實體上接觸晶圓。密封環環繞真空孔。
简体摘要：一种晶圆吸盘包括吸盘本体及多个密封环。吸盘本体包括承载表面及设置在所述承载表面上的至少一个真空孔，所述承载表面被配置成承载晶圆。承载表面的直径对晶圆的直径的比率实质上等于或大于45%且实质上等于或小于90%。密封环设置在承载表面上且被配置成在实体上接触晶圆。密封环环绕真空孔。

2. 发明专利

TW202015176A 製作重佈線路結構的方法审中-公开
简体标题：制作重布线路结构的方法
公开(公告)号：TW202015176A
公开(公告)日：2020-04-16
申请号：TW108122221
申请日：2019-06-25
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：王博漢 , WANG, PO-HAN , 郭宏瑞 , KUO, HUNG-JUI , 胡毓祥 , HU, YU-HSIANG
IPC分类号： H01L21/768 , H01L21/60 , H01L21/311 , H01L21/302
摘要：提供一種製作重佈線路結構的方法，所述方法包括以下步驟。形成導通孔。形成感光性介電層以覆蓋導通孔。局部地移除感光性介電層以至少藉由曝光及顯影製程顯露出導通孔。在感光性介電層及被顯露出的導通孔上形成重佈線配線。
简体摘要：提供一种制作重布线路结构的方法，所述方法包括以下步骤。形成导通孔。形成感光性介电层以覆盖导通孔。局部地移除感光性介电层以至少借由曝光及显影制程显露出导通孔。在感光性介电层及被显露出的导通孔上形成重布线配线。

3. 发明专利

TWI683378B 半導體封裝及其製造方法有权
简体标题：半导体封装及其制造方法
公开(公告)号：TWI683378B
公开(公告)日：2020-01-21
申请号：TW107122380
申请日：2018-06-28
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：王博漢 , WANG, PO-HAN , 郭宏瑞 , KUO, HUNG-JUI , 胡毓祥 , HU, YU-HSIANG
IPC分类号： H01L21/56 , H01L21/60

4. 发明专利

TWI674655B 封裝及其形成方法有权
简体标题：封装及其形成方法
公开(公告)号：TWI674655B
公开(公告)日：2019-10-11
申请号：TW107127209
申请日：2018-08-06
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：王博漢 , WANG, PO-HAN , 余振華 , YU, CHEN-HUA , 郭宏瑞 , KUO, HUNG-JUI , 胡毓祥 , HU, YU-HSIANG
IPC分类号： H01L23/28 , H01L23/522 , H05K3/46

5. 发明专利

TW201724422A 晶片封裝件审中-公开
简体标题：芯片封装件
公开(公告)号：TW201724422A
公开(公告)日：2017-07-01
申请号：TW105137414
申请日：2016-11-16
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：劉子正 , LIU, ZI-JHENG , 郭正錚 , KUO, CHEN-CHENG , 劉重希 , LIU, CHUNG-SHI , 郭宏瑞 , KUO, HUNG-JUI , 胡毓祥 , HU, YU-HSIANG
IPC分类号： H01L23/485
CPC分类号： H01L24/05 , H01L21/565 , H01L21/568 , H01L21/6835 , H01L23/3107 , H01L24/03 , H01L24/11 , H01L24/13 , H01L24/19 , H01L24/20 , H01L2221/68359 , H01L2224/0231 , H01L2224/02371 , H01L2224/02372 , H01L2224/03462 , H01L2224/0361 , H01L2224/0362 , H01L2224/0382 , H01L2224/0401 , H01L2224/04105 , H01L2224/05012 , H01L2224/05024 , H01L2224/12105 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244
摘要：本發明實施例提供一種晶片封裝件，其可包括晶粒以及位於所述晶粒之上的重佈線結構。所述晶片封裝件可包括晶粒、位於所述晶粒之上的重佈線結構及位於所述重佈線結構之上的凸塊下金屬結構。所述凸塊下金屬結構可包括中心部分、與所述中心部分的周界在實體上分隔開並環繞所述中心部分的所述周界的周邊部分以及具有第一端和與所述第一端相對的第二端的橋接部分。所述橋接部分的所述第一端可耦接至所述凸塊下金屬結構的所述中心部分，而所述橋接部分的所述第二端可耦接至所述凸塊下金屬結構的所述周邊部分。
简体摘要：本发明实施例提供一种芯片封装件，其可包括晶粒以及位于所述晶粒之上的重布线结构。所述芯片封装件可包括晶粒、位于所述晶粒之上的重布线结构及位于所述重布线结构之上的凸块下金属结构。所述凸块下金属结构可包括中心部分、与所述中心部分的周界在实体上分隔开并环绕所述中心部分的所述周界的周边部分以及具有第一端和与所述第一端相对的第二端的桥接部分。所述桥接部分的所述第一端可耦接至所述凸块下金属结构的所述中心部分，而所述桥接部分的所述第二端可耦接至所述凸块下金属结构的所述周边部分。

6. 发明专利

TWI694564B 元件封裝及其製造方法有权
简体标题：组件封装及其制造方法
公开(公告)号：TWI694564B
公开(公告)日：2020-05-21
申请号：TW105130338
申请日：2016-09-20
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：余振華 , YU, CHEN-HUA , 郭宏瑞 , KUO, HUNG-JUI , 胡毓祥 , HU, YU-HSIANG
IPC分类号： H01L23/48

7. 发明专利

TW202018765A 半導體裝置及方法审中-公开
简体标题：半导体设备及方法
公开(公告)号：TW202018765A
公开(公告)日：2020-05-16
申请号：TW108138987
申请日：2019-10-29
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：胡恬 , HU, TIAN , 余振華 , YU, CHEN-HUA , 郭宏瑞 , KUO, HUNG-JUI , 胡毓祥 , HU, YU-HSIANG
IPC分类号： H01L21/027 , H01L21/306
摘要：本發明提供一種半導體方法，其包含：在基底上方沉積光子結構，光子結構包含光子半導體層；在光子結構上方形成多個導電襯墊；在導電襯墊上方形成硬式罩幕，其中硬式罩幕經圖案化以使一硬式罩幕區覆蓋每一導電襯墊；使用硬式罩幕作為蝕刻罩幕來蝕刻光子結構以形成自基底突出的多個台面結構，每一台面結構包含光子結構的一部分、一接觸襯墊以及一硬式罩幕區；在多個台面結構上方沉積第一光阻；在第一光阻上方沉積第二光阻；使第二光阻圖案化以暴露多個台面結構的硬式罩幕區；以及蝕刻硬式罩幕區以暴露多個台面結構的接觸襯墊的部分。
简体摘要：本发明提供一种半导体方法，其包含：在基底上方沉积光子结构，光子结构包含光子半导体层；在光子结构上方形成多个导电衬垫；在导电衬垫上方形成硬式罩幕，其中硬式罩幕经图案化以使一硬式罩幕区覆盖每一导电衬垫；使用硬式罩幕作为蚀刻罩幕来蚀刻光子结构以形成自基底突出的多个台面结构，每一台面结构包含光子结构的一部分、一接触衬垫以及一硬式罩幕区；在多个台面结构上方沉积第一光阻；在第一光阻上方沉积第二光阻；使第二光阻图案化以暴露多个台面结构的硬式罩幕区；以及蚀刻硬式罩幕区以暴露多个台面结构的接触衬垫的部分。

8. 发明专利

TW201838107A 積體電路封裝审中-公开
简体标题：集成电路封装
公开(公告)号：TW201838107A
公开(公告)日：2018-10-16
申请号：TW106118050
申请日：2017-06-01
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：劉子正 , LIU, ZI-JHENG , 郭宏瑞 , KUO, HUNG-JUI , 胡毓祥 , HU, YU-HSIANG
IPC分类号： H01L23/28
摘要：一種包括積體電路元件、圖案化介電襯層、絕緣包封體及重佈線路結構的積體電路封裝。積體電路元件包括主動表面及分佈於所述主動表面上的導電通孔。圖案化介電襯層共形地覆蓋積體電路組件的主動表面及導電通孔的側壁。絕緣包封體包封積體電路組件的側壁並覆蓋圖案化介電襯層。絕緣包封體包括平坦頂表面。絕緣包封體的平坦頂表面與導電通孔的頂表面實質上共面。絕緣包封體與導電通孔藉由圖案化介電襯層間隔開。重佈線路結構設置於絕緣包封體的平坦頂表面、導電通孔的頂表面及圖案化介電襯層的頂表面上。重佈線路結構電性連接至導電通孔。
简体摘要：一种包括集成电路组件、图案化介电衬层、绝缘包封体及重布线路结构的集成电路封装。集成电路组件包括主动表面及分布于所述主动表面上的导电通孔。图案化介电衬层共形地覆盖集成电路组件的主动表面及导电通孔的侧壁。绝缘包封体包封集成电路组件的侧壁并覆盖图案化介电衬层。绝缘包封体包括平坦顶表面。绝缘包封体的平坦顶表面与导电通孔的顶表面实质上共面。绝缘包封体与导电通孔借由图案化介电衬层间隔开。重布线路结构设置于绝缘包封体的平坦顶表面、导电通孔的顶表面及图案化介电衬层的顶表面上。重布线路结构电性连接至导电通孔。

9. 发明专利

TWI700752B 半導體封裝及其形成方法有权
简体标题：半导体封装及其形成方法
公开(公告)号：TWI700752B
公开(公告)日：2020-08-01
申请号：TW107123352
申请日：2018-07-05
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：王博漢 , WANG, PO-HAN , 余振華 , YU, CHEN-HUA , 郭宏瑞 , KUO, HUNG-JUI , 胡毓祥 , HU, YU-HSIANG
IPC分类号： H01L21/56 , H01L21/60

10. 发明专利

TW202018877A 半導體元件及其形成方法审中-公开
简体标题：半导体组件及其形成方法
公开(公告)号：TW202018877A
公开(公告)日：2020-05-16
申请号：TW108125800
申请日：2019-07-22
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：杜孟哲 , TU, MENG-CHE , 余振華 , YU, CHEN-HUA , 郭宏瑞 , KUO, HUNG-JUI , 胡毓祥 , HU, YU-HSIANG , 廖思豪 , LIAO, SIH-HAO , 陳韋志 , CHEN, WEI-CHIH
IPC分类号： H01L23/28 , H01L23/48
摘要：一種形成半導體元件的方法，包含：在晶圓之前側上方形成第一介電層，晶圓在晶圓之前側處具有多個晶粒，第一介電層具有小於第一預定臨界值的第一收縮率；在第一溫度下固化第一介電層，其中在固化第一介電層後，第一介電層之上部表面的最高點與第一介電層之上部表面的最低點之間的第一距離小於第二預定臨界值；自晶圓之背側薄化晶圓；以及執行切割製程以將多個晶粒分離為多個單獨晶粒。
简体摘要：一种形成半导体组件的方法，包含：在晶圆之前侧上方形成第一介电层，晶圆在晶圆之前侧处具有多个晶粒，第一介电层具有小于第一预定临界值的第一收缩率；在第一温度下固化第一介电层，其中在固化第一介电层后，第一介电层之上部表面的最高点与第一介电层之上部表面的最低点之间的第一距离小于第二预定临界值；自晶圆之背侧薄化晶圆；以及运行切割制程以将多个晶粒分离为多个单独晶粒。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式