会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 用於顯示器驅動電路之單時脈驅動移位暫存器 SINGLE CLOCK DRIVEN SHIFT REGISTER UTILIZED IN DISPLAY DRIVING CIRCUIT
    • 用于显示器驱动电路之单时脉驱动移位寄存器 SINGLE CLOCK DRIVEN SHIFT REGISTER UTILIZED IN DISPLAY DRIVING CIRCUIT
    • TWI246086B
    • 2005-12-21
    • TW093122111
    • 2004-07-23
    • 友達光電股份有限公司 AU OPTRONICS CORP.
    • 曾戎駿 TSENG, JUNG CHUN劉聖超 LIU, SHENG CHAO尤建盛 YU, JIAN SHEN
    • G11CG09G
    • G11C19/00G09G3/3674G09G3/3685G11C19/28
    • 一種單時脈驅動移位暫存器,具有複數級(Stage)架構,其中,第M級架構包括一栓鎖(latch)單元、一邏輯單元與一無重疊信號緩衝器(Non-overlap buffer)。栓鎖單元係依據一時脈信號,栓鎖來自第M-1級架構的輸入信號。邏輯單元係連接於栓鎖單元的輸出端,以對栓鎖單元的輸出信號與時脈信號進行NAND之邏輯運算。無重疊信號緩衝器係連接於邏輯單元的輸出端,包括三個相互串接之反向器。並且,其中耦接至邏輯單元輸出端之第一個反向器的輸出信號,係饋入第M+1級架構的栓鎖單元內。同時,來自第M-1級架構之無重疊信號緩衝器的輸出信號,係饋入此第M級架構之無重疊信號緩衝器或是邏輯單元,以延遲無重疊信號緩衝器的輸出信號。
    • 一种单时脉驱动移位寄存器,具有复数级(Stage)架构,其中,第M级架构包括一栓锁(latch)单元、一逻辑单元与一无重叠信号缓冲器(Non-overlap buffer)。栓锁单元系依据一时脉信号,栓锁来自第M-1级架构的输入信号。逻辑单元系连接于栓锁单元的输出端,以对栓锁单元的输出信号与时脉信号进行NAND之逻辑运算。无重叠信号缓冲器系连接于逻辑单元的输出端,包括三个相互串接之反向器。并且,其中耦接至逻辑单元输出端之第一个反向器的输出信号,系馈入第M+1级架构的栓锁单元内。同时,来自第M-1级架构之无重叠信号缓冲器的输出信号,系馈入此第M级架构之无重叠信号缓冲器或是逻辑单元,以延迟无重叠信号缓冲器的输出信号。
    • 2. 发明专利
    • 資料驅動電路及其有機發光二極體顯示器 DATA DRIVING CIRCUIT AND ACTIVE MATRIX ORGANIC LIGHT EMITTING DIODE DISPLAY
    • 数据驱动电路及其有机发光二极管显示器 DATA DRIVING CIRCUIT AND ACTIVE MATRIX ORGANIC LIGHT EMITTING DIODE DISPLAY
    • TWI272560B
    • 2007-02-01
    • TW093114377
    • 2004-05-21
    • 友達光電股份有限公司 AU OPTRONICS CORP.
    • 曾戎駿 TSENG, JUNG CHUN葉信宏 YEH, SHIN HUNG孫文堂 SUN, WEIN TOWN
    • G09GH05B
    • G09G3/3275G09G3/2025G09G3/2081G09G2310/027
    • 本發明係關於一資料驅動電路,包括有複數資料信號線於第一週期傳輸至少一筆第一數位資料,於第二週期時傳輸至少一筆第二數位資料;至少一資料驅動單元,各該資料驅動單元包括:一數位/類比轉換器,接收一筆對應之第一數位資料,以將該第一數位資料轉換成一第一類比轉換資料,及接收一筆對應之第二數位資料,以將該第二數位資料轉換成一第二類比轉換資料;一開關單元,耦接該數位/類比轉換器,於該第一週期及於該第二週期中受一取樣訊號開啟;一第一類比取樣儲存電路,耦接該開關單元,於該第一週期受一第一訊號儲存一對應之第一類比轉換資料,於該第二週期時受一第二訊號讀出該第一類比轉換資料之對應第一類比資料至對應第一畫素中;以及一第二類比取樣儲存電路,耦接該開關單元,受該第二訊號儲存該第二類比轉換資料,於一第三週期時受該第一訊號讀取該第二類比轉換資料之對應類比資料至對應該第一畫素中。
    • 本发明系关于一数据驱动电路,包括有复数数据信号线于第一周期传输至少一笔第一数码数据,于第二周期时传输至少一笔第二数码数据;至少一数据驱动单元,各该数据驱动单元包括:一数码/模拟转换器,接收一笔对应之第一数码数据,以将该第一数码数据转换成一第一模拟转换数据,及接收一笔对应之第二数码数据,以将该第二数码数据转换成一第二模拟转换数据;一开关单元,耦接该数码/模拟转换器,于该第一周期及于该第二周期中受一采样信号打开;一第一模拟采样存储电路,耦接该开关单元,于该第一周期受一第一信号存储一对应之第一模拟转换数据,于该第二周期时受一第二信号读出该第一模拟转换数据之对应第一模拟数据至对应第一像素中;以及一第二模拟采样存储电路,耦接该开关单元,受该第二信号存储该第二模拟转换数据,于一第三周期时受该第一信号读取该第二模拟转换数据之对应模拟数据至对应该第一像素中。