专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

9. 发明专利

TWI324396B 主動元件陣列基板及其製造方法 ACTIVE DEVICE ARRAY SUBSTRATE AND FABRICATION METHOD THEREOF 有权
简体标题：主动组件数组基板及其制造方法 ACTIVE DEVICE ARRAY SUBSTRATE AND FABRICATION METHOD THEREOF
公开(公告)号：TWI324396B
公开(公告)日：2010-05-01
申请号：TW096142487
申请日：2007-11-09
申请人：友達光電股份有限公司
发明人：高逸群 , 蔡文慶 , 林俊男 , 蔡東璋 , 石明昌 , 曾貴聖
IPC分类号： H01L
摘要：本發明提供一種可應用於顯示面板之主動元件陣列基板及其製造方法。在本發明的部分實施例中，由於主動元件陣列基板上的第一接墊與第三接墊之間具有第二接墊，故本發明可避免第一接墊與第三接墊直接接觸時所導致的介面阻值過高的問題。此外，在本發明的其他實施例中，由於主動元件陣列基板上的第一圖案化導電層、第二圖案化導電層以及第三圖案化導電層會彼此電性連接，因此可以有效的改善產品的信賴性。 An active device array substrate, applied to a display panel, and the fabrication method thereof are provided. In an embodiment, since there is a second conductive pad located just between the first conductive pad and the third pad in the active device array substrate, therefore the problem of too high electrical resistance in the interface between the first conductive pad and the third pad can be solved. In addition, in another embodiment, since the first patterned conductive layer, second patterned conductive layer and the third patterned conductive layer of the active device array substrate are electrically connected one another, therefore the product reliability can be improved. 【創作特點】本發明提供一種主動元件陣列基板，其能夠解決接墊和第一圖案化導電層直接接觸所造成的介面阻值過大的問題。
本發明提供一種主動元件陣列基板，其能夠解決接墊於接觸窗中產生裂縫而所造成造成訊號傳遞品質不佳的問題。
本發明另提供一種主動元件陣列基板的製造方法，其可在不大幅修改現有製程的情況下，解決接墊和第一圖案化導電層直接接觸所造成的介面阻值過大的問題。
本發明又提供一種主動元件陣列基板及其製造方法，其可以解決接墊連接兩導電層所造成的接墊阻值過大的問題。
本發明再提供一種主動元件陣列基板的製造方法，其可在不大幅修改現有製程的情況下，解決接墊連接兩導電層所造成的接墊阻值過大的問題。
本發明提供一種主動元件陣列基板，其包括基板、一第一圖案化導電層、一圖案化介電層、多個通道層、一第二圖案化導電層、一圖案化保護層以及一第三圖案化導電層。第一圖案化導電層配置於基板上，且第一圖案化導電層包括多個閘極以及多個第一接墊。圖案化介電層配置於基板上，而圖案化介電層包括一覆蓋這這些閘極之第一介電區塊以及暴露出這這些第一接墊之第二介電區塊，且第一介電區塊之厚度實質上大於第二介電區塊之厚度。多個通道層配置於各閘極上方之圖案化介電層上。第二圖案化導電層配置於圖案化介電層與這些通道層上，且第二圖案化導電層包括多個位於各閘極兩側上方的源極與汲極，以及多個位於各第一接墊上的第二接墊。圖案化保護層覆蓋第二圖案化導電層，其中圖案化保護層暴露出這些汲極以及這些第二接墊。第三圖案化導電層配置於圖案化保護層上，其中第三圖案化導電層包括多個與各汲極連接之畫素電極以及多個位於各第二接墊上之第三接墊。
本發明另提供一種主動元件陣列基板的製作方法，其包括下列步驟。首先，提供一基板。之後，形成一第一圖案化導電層於基板上，且第一圖案化導電層包括多個閘極以及多個第一接墊。接著，形成一圖案化介電層於基板上，以使圖案化介電層包括一覆蓋這些閘極之第一介電區塊以及暴露出這些第一接墊之第二介電區塊，且第一介電區塊之厚度大於第二介電區塊之厚度。接下來，同時形成多個通道層以及第二圖案化導電層於圖案化介電層上，以使各通道層形成於各閘極上方，且第二圖案化導電層包括多個位於各閘極兩側上方的源極與汲極，以及多個位於各第一接墊上的第二接墊，其中閘極、通道層、源極以及汲極構成一薄膜電晶體。然後，形成一圖案化保護層於圖案化介電層與各薄膜電晶體上，以使圖案化保護層暴露出這些汲極以及這些第二接墊。最後，形成一第三圖案化導電層於圖案化保護層上，其中第三圖案化導電層包括多個與各汲極連接之畫素電極以及多個位於各第二接墊上之第三接墊。
本發明再提供一種主動元件陣列基板，其包括一基板、一第一圖案化導電層、一圖案化介電層、多個通道層、多個源極與汲極、多個第二接墊、一圖案化保護層以及一第三圖案化導電層。第一圖案化導電層配置於基板上，且第一圖案化導電層包括多個閘極以及多個第一接墊。圖案化介電層配置於基板上，且圖案化介電層覆蓋這些閘極及這些第一接墊，而圖案化介電層具有多個第一接觸窗，以暴露出部分各第一接墊。多個通道層配置於各閘極上方之圖案化介電層上。第二圖案化導電層配置於圖案化介電層與這些通道層上，且第二圖案化導電層包括多個源極與汲極以及多個第二接墊。多個源極與汲極位於各閘極兩側上方。多個第二接墊經由這些第一接觸窗電性連接至這些第一接墊。圖案化保護層覆蓋第二圖案化導電層。第三圖案化導電層配置於圖案化保護層上，其中圖案化保護層具有多個第二接觸窗以暴露出部分各第二接墊，而圖案化介電層與圖案化保護層具有一第三接觸窗以暴露出部分各第一導電層，且第三圖案化導電層經由這些第二接觸窗電性連線至這些第二接墊與這些汲極，並經由這些第三接觸窗電性連線至這些第一接墊。
本發明又提供一種主動元件陣列基板的製作方法，其包括下列步驟。首先，提供一基板。接著，形成一第一圖案化導電層於基板上，第一圖案化導電層包括多個閘極以及多個第一接墊。之後，形成一圖案化介電層於基板上，以使圖案化介電層覆蓋這些閘極以及這些第一接墊。接下來，同時於圖案化介電層上形成多個位於各閘極上方之通道層以及於圖案化介電層中形成多個第一接觸窗，其中這些第一接觸窗暴露出部分各第一接墊。然後，形成一第二圖案化導電層於圖案化介電層上，其中第二圖案化導電層包括多個位於各閘極兩側上方的源極與汲極以及多個第二接墊，閘極、通道層、源極以及汲極構成一薄膜電晶體，且這些第二接墊經由這些第一接觸窗電性連接至這些第一接墊。接著，形成一圖案化保護層於圖案化介電層、各薄膜電晶體以及這些第二接墊上，其中圖案化保護層具有多個第二接觸窗以暴露出部分各第二接墊，而圖案化介電層與圖案化保護層具有一第三接觸窗以暴露出部分各第一導電層。最後，形成一第三圖案化導電層於圖案化保護層上，其中第三圖案化導電層經由這些第二接觸窗電性連接至這些第二接墊與這些汲極，並經由這些第三接觸窗電性連接至這些第一接墊。
由於本發明之部分實施例利用具有兩種不同厚度的圖案化介電層讓第一接墊暴露，以使後續形成於圖案化介電層上的第二接墊能夠直接與第一接墊接觸。透過第二接墊的連接，第一接墊與後續形成之第三接墊之間的介面阻值可以有效地被降低。
由於本發明之部分實施例在製作通道層的同時，形成多個第一接觸窗，以讓第一接墊暴露，以使後續形成於圖案化介電層上的第二接墊能夠直接與第一接墊接觸。透過第二接墊的連接，第一接墊與後續形成之第三圖案化導電層之間的介面阻值可以有效地被降低。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
简体摘要：本发明提供一种可应用于显示皮肤之主动组件数组基板及其制造方法。在本发明的部分实施例中，由于主动组件数组基板上的第一接垫与第三接垫之间具有第二接垫，故本发明可避免第一接垫与第三接垫直接接触时所导致的界面阻值过高的问题。此外，在本发明的其他实施例中，由于主动组件数组基板上的第一图案化导电层、第二图案化导电层以及第三图案化导电层会彼此电性连接，因此可以有效的改善产品的信赖性。 An active device array substrate, applied to a display panel, and the fabrication method thereof are provided. In an embodiment, since there is a second conductive pad located just between the first conductive pad and the third pad in the active device array substrate, therefore the problem of too high electrical resistance in the interface between the first conductive pad and the third pad can be solved. In addition, in another embodiment, since the first patterned conductive layer, second patterned conductive layer and the third patterned conductive layer of the active device array substrate are electrically connected one another, therefore the product reliability can be improved. 【创作特点】本发明提供一种主动组件数组基板，其能够解决接垫和第一图案化导电层直接接触所造成的界面阻值过大的问题。本发明提供一种主动组件数组基板，其能够解决接垫于接触窗中产生裂缝而所造成造成信号传递品质不佳的问题。本发明另提供一种主动组件数组基板的制造方法，其可在不大幅修改现有制程的情况下，解决接垫和第一图案化导电层直接接触所造成的界面阻值过大的问题。本发明又提供一种主动组件数组基板及其制造方法，其可以解决接垫连接两导电层所造成的接垫阻值过大的问题。本发明再提供一种主动组件数组基板的制造方法，其可在不大幅修改现有制程的情况下，解决接垫连接两导电层所造成的接垫阻值过大的问题。本发明提供一种主动组件数组基板，其包括基板、一第一图案化导电层、一图案化介电层、多个信道层、一第二图案化导电层、一图案化保护层以及一第三图案化导电层。第一图案化导电层配置于基板上，且第一图案化导电层包括多个闸极以及多个第一接垫。图案化介电层配置于基板上，而图案化介电层包括一覆盖这这些闸极之第一介电区块以及暴露出这这些第一接垫之第二介电区块，且第一介电区块之厚度实质上大于第二介电区块之厚度。多个信道层配置于各闸极上方之图案化介电层上。第二图案化导电层配置于图案化介电层与这些信道层上，且第二图案化导电层包括多个位于各闸极两侧上方的源极与汲极，以及多个位于各第一接垫上的第二接垫。图案化保护层覆盖第二图案化导电层，其中图案化保护层暴露出这些汲极以及这些第二接垫。第三图案化导电层配置于图案化保护层上，其中第三图案化导电层包括多个与各汲极连接之像素电极以及多个位于各第二接垫上之第三接垫。本发明另提供一种主动组件数组基板的制作方法，其包括下列步骤。首先，提供一基板。之后，形成一第一图案化导电层于基板上，且第一图案化导电层包括多个闸极以及多个第一接垫。接着，形成一图案化介电层于基板上，以使图案化介电层包括一覆盖这些闸极之第一介电区块以及暴露出这些第一接垫之第二介电区块，且第一介电区块之厚度大于第二介电区块之厚度。接下来，同时形成多个信道层以及第二图案化导电层于图案化介电层上，以使各信道层形成于各闸极上方，且第二图案化导电层包括多个位于各闸极两侧上方的源极与汲极，以及多个位于各第一接垫上的第二接垫，其中闸极、信道层、源极以及汲极构成一薄膜晶体管。然后，形成一图案化保护层于图案化介电层与各薄膜晶体管上，以使图案化保护层暴露出这些汲极以及这些第二接垫。最后，形成一第三图案化导电层于图案化保护层上，其中第三图案化导电层包括多个与各汲极连接之像素电极以及多个位于各第二接垫上之第三接垫。本发明再提供一种主动组件数组基板，其包括一基板、一第一图案化导电层、一图案化介电层、多个信道层、多个源极与汲极、多个第二接垫、一图案化保护层以及一第三图案化导电层。第一图案化导电层配置于基板上，且第一图案化导电层包括多个闸极以及多个第一接垫。图案化介电层配置于基板上，且图案化介电层覆盖这些闸极及这些第一接垫，而图案化介电层具有多个第一接触窗，以暴露出部分各第一接垫。多个信道层配置于各闸极上方之图案化介电层上。第二图案化导电层配置于图案化介电层与这些信道层上，且第二图案化导电层包括多个源极与汲极以及多个第二接垫。多个源极与汲极位于各闸极两侧上方。多个第二接垫经由这些第一接触窗电性连接至这些第一接垫。图案化保护层覆盖第二图案化导电层。第三图案化导电层配置于图案化保护层上，其中图案化保护层具有多个第二接触窗以暴露出部分各第二接垫，而图案化介电层与图案化保护层具有一第三接触窗以暴露出部分各第一导电层，且第三图案化导电层经由这些第二接触窗电性连接至这些第二接垫与这些汲极，并经由这些第三接触窗电性连接至这些第一接垫。本发明又提供一种主动组件数组基板的制作方法，其包括下列步骤。首先，提供一基板。接着，形成一第一图案化导电层于基板上，第一图案化导电层包括多个闸极以及多个第一接垫。之后，形成一图案化介电层于基板上，以使图案化介电层覆盖这些闸极以及这些第一接垫。接下来，同时于图案化介电层上形成多个位于各闸极上方之信道层以及于图案化介电层中形成多个第一接触窗，其中这些第一接触窗暴露出部分各第一接垫。然后，形成一第二图案化导电层于图案化介电层上，其中第二图案化导电层包括多个位于各闸极两侧上方的源极与汲极以及多个第二接垫，闸极、信道层、源极以及汲极构成一薄膜晶体管，且这些第二接垫经由这些第一接触窗电性连接至这些第一接垫。接着，形成一图案化保护层于图案化介电层、各薄膜晶体管以及这些第二接垫上，其中图案化保护层具有多个第二接触窗以暴露出部分各第二接垫，而图案化介电层与图案化保护层具有一第三接触窗以暴露出部分各第一导电层。最后，形成一第三图案化导电层于图案化保护层上，其中第三图案化导电层经由这些第二接触窗电性连接至这些第二接垫与这些汲极，并经由这些第三接触窗电性连接至这些第一接垫。由于本发明之部分实施例利用具有两种不同厚度的图案化介电层让第一接垫暴露，以使后续形成于图案化介电层上的第二接垫能够直接与第一接垫接触。透过第二接垫的连接，第一接垫与后续形成之第三接垫之间的界面阻值可以有效地被降低。由于本发明之部分实施例在制作信道层的同时，形成多个第一接触窗，以让第一接垫暴露，以使后续形成于图案化介电层上的第二接垫能够直接与第一接垫接触。透过第二接垫的连接，第一接垫与后续形成之第三图案化导电层之间的界面阻值可以有效地被降低。为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

IPRDB

热门服务

关于我们

友情链接

联系方式