专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI415192B 台型半導體裝置及其製造方法失效
简体标题：台型半导体设备及其制造方法
公开(公告)号：TWI415192B
公开(公告)日：2013-11-11
申请号：TW098119329
申请日：2009-06-10
申请人：三洋電機股份有限公司 , SANYO ELECTRIC CO., LTD. , 三洋半導體股份有限公司 , SANYO SEMICONDUCTOR CO., LTD. , 三洋半導體製造股份有限公司 , SANYO SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：關克行 , SEKI, KATSUYUKI , 鈴木彰 , SUZUKI, AKIRA , 小田島慶汰 , ODAJIMA, KEITA , 岡田喜久雄 , OKADA, KIKUO , 龜山工次郎 , KAMEYAMA, KOJIRO
IPC分类号： H01L21/329 , H01L21/316 , H01L21/318 , H01L29/861
CPC分类号： H01L29/861 , H01L29/0649 , H01L29/6609

2. 发明专利

TWI405268B 台型半導體裝置及其製造方法失效
简体标题：台型半导体设备及其制造方法
公开(公告)号：TWI405268B
公开(公告)日：2013-08-11
申请号：TW098119328
申请日：2009-06-10
申请人：三洋電機股份有限公司 , SANYO ELECTRIC CO., LTD. , 三洋半導體股份有限公司 , SANYO SEMICONDUCTOR CO., LTD. , 三洋半導體製造股份有限公司 , SANYO SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：關克行 , SEKI, KATSUYUKI , 土屋尚文 , TSUCHIYA, NAOFUMI , 鈴木彰 , SUZUKI, AKIRA , 岡田喜久雄 , OKADA, KIKUO
IPC分类号： H01L21/329 , H01L29/861
CPC分类号： H01L21/8222 , H01L21/02118 , H01L21/312 , H01L21/31662 , H01L27/0814 , H01L2924/10155

3. 发明专利

TWI401807B 台型半導體裝置及其製造方法失效
简体标题：台型半导体设备及其制造方法
公开(公告)号：TWI401807B
公开(公告)日：2013-07-11
申请号：TW097144815
申请日：2008-11-20
申请人：三洋電機股份有限公司 , SANYO ELECTRIC CO., LTD. , 三洋半導體股份有限公司 , SANYO SEMICONDUCTOR CO., LTD. , 三洋半導體製造股份有限公司 , SANYO SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：鈴木彰 , SUZUKI, AKIRA , 關克行 , SEKI, KATSUYUKI , 小田島慶汰 , ODAJIMA, KEITA
IPC分类号： H01L29/861 , H01L21/329
CPC分类号： H01L29/8613 , H01L2924/0002 , H01L2924/00

4. 发明专利

TW200952084A 台型半導體裝置及其製造方法 MESA-TYPE SEMICONDUCTOR DEVICE AND METHOD OF MAKING SAME 失效
简体标题：台型半导体设备及其制造方法 MESA-TYPE SEMICONDUCTOR DEVICE AND METHOD OF MAKING SAME
公开(公告)号：TW200952084A
公开(公告)日：2009-12-16
申请号：TW098119328
申请日：2009-06-10
申请人：三洋電機股份有限公司 , 三洋半導體股份有限公司 , 三洋半導體製造股份有限公司
发明人：關克行 , 土屋尚文 , 鈴木彰 , 岡田喜久雄
IPC分类号： H01L
CPC分类号： H01L21/8222 , H01L21/02118 , H01L21/312 , H01L21/31662 , H01L27/0814 , H01L2924/10155
摘要：本發明的目的在於謀求高耐壓、高可靠度的台型半導體裝置及其製造方法之確立，係藉由使用廉價的材料來解決習知之因相當於PN接合部PNJC之位置的台溝內壁11的第2絕緣膜10的厚度較薄而產生耐壓劣化與漏電流之問題。本發明的台型半導體裝置，係以在台溝5內壁形成由熱氧化膜6所構成之穩定的保護膜來被覆保護PN接合部PNJC，並且在台溝5內的氧化膜6所夾之空隙填埋具有負電荷的絕緣膜7以使N-型半導體層2的與熱氧化膜6之界面不易形成電子蓄積層。藉由採用上述構成，減低熱氧化膜6中的正電荷所造成的影響，而確保空乏層往與熱氧化層6之界面的N-型半導體層之擴展。
简体摘要：本发明的目的在于谋求高耐压、高可靠度的台型半导体设备及其制造方法之确立，系借由使用廉价的材料来解决习知之因相当于PN接合部PNJC之位置的台沟内壁11的第2绝缘膜10的厚度较薄而产生耐压劣化与漏电流之问题。本发明的台型半导体设备，系以在台沟5内壁形成由热氧化膜6所构成之稳定的保护膜来被覆保护PN接合部PNJC，并且在台沟5内的氧化膜6所夹之空隙填埋具有负电荷的绝缘膜7以使N-型半导体层2的与热氧化膜6之界面不易形成电子蓄积层。借由采用上述构成，减低热氧化膜6中的正电荷所造成的影响，而确保空乏层往与热氧化层6之界面的N-型半导体层之扩展。

5. 发明专利

TWI342588B 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME 失效
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME
公开(公告)号：TWI342588B
公开(公告)日：2011-05-21
申请号：TW096125000
申请日：2007-07-10
申请人：三洋電機股份有限公司 , 三洋半導體股份有限公司 , 三洋半導體製造股份有限公司
发明人：關克行 , 鈴木彰 , 龜山工次郎 , 及川貴弘
IPC分类号： H01L
CPC分类号： H01L21/3065 , H01L21/30655 , H01L21/31138 , H01L21/76898 , H01L2224/02372 , H01L2224/05008 , H01L2224/05009 , H01L2224/05025 , H01L2224/05147 , H01L2224/05164 , H01L2224/05166 , H01L2224/05181 , H01L2224/05184 , H01L2224/05186 , H01L2224/05548 , H01L2224/05568 , H01L2224/05569 , H01L2224/05644 , H01L2224/05655 , H01L2224/16 , H01L2924/01004 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/09701 , H01L2924/00014 , H01L2924/04953 , H01L2924/0496 , H01L2924/01074 , H01L2924/0494
摘要：本發明之目的為提供高生產效率、高可靠性及高良率的半導體裝置之製造方法。本發明之半導體裝置製造方法，係將半導體基板1之背面進行研磨，使半導體基板1變薄。接著，於此階段不進行因背面研磨所產生的損傷層7之去除，而於半導體基板之背面選擇性的形成阻劑層8。其次，以阻劑層8為遮罩，將半導體基板1蝕刻以形成通孔9。其次，在將半導體基板配置在該蝕刻工程中所利用的蝕刻裝置內的狀態下，與通孔9之形成連續地將阻劑層8去除。如上所述，將蝕刻工程與之後的灰化工程以一個處理裝置連續地進行。其次，關於半導體基板1之背面的損傷層7之去除、以及通孔9之內壁面的平坦化工程，也以與前述灰化工程相同的裝置連續地進行。
简体摘要：本发明之目的为提供高生产效率、高可靠性及高良率的半导体设备之制造方法。本发明之半导体设备制造方法，系将半导体基板1之背面进行研磨，使半导体基板1变薄。接着，于此阶段不进行因背面研磨所产生的损伤层7之去除，而于半导体基板之背面选择性的形成阻剂层8。其次，以阻剂层8为遮罩，将半导体基板1蚀刻以形成通孔9。其次，在将半导体基板配置在该蚀刻工程中所利用的蚀刻设备内的状态下，与通孔9之形成连续地将阻剂层8去除。如上所述，将蚀刻工程与之后的灰化工程以一个处理设备连续地进行。其次，关于半导体基板1之背面的损伤层7之去除、以及通孔9之内壁面的平坦化工程，也以与前述灰化工程相同的设备连续地进行。

6. 发明专利

TWI324800B 半導體裝置之製造方法 METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE 失效
简体标题：半导体设备之制造方法 METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
公开(公告)号：TWI324800B
公开(公告)日：2010-05-11
申请号：TW095147581
申请日：2006-12-19
申请人：三洋電機股份有限公司 , 三洋半導體製造股份有限公司 , 三洋半導體股份有限公司
发明人：龜山工次郎 , 鈴木彰 , 及川貴弘
IPC分类号： H01L
CPC分类号： H01L21/76898 , H01L21/78 , H01L23/481 , H01L25/0657 , H01L2224/02372 , H01L2224/03002 , H01L2224/0401 , H01L2224/05009 , H01L2224/05548 , H01L2224/06181 , H01L2224/11002 , H01L2224/13022 , H01L2224/13024 , H01L2224/16145 , H01L2225/06513 , H01L2924/09701
摘要：一種使用支持體的半導體裝置之製造方法，其目的在於不使製造步驟複雜化，謀求可靠度及良率之提高。
該製造方法係將阻劑層或保護層(20)當作遮罩而依序蝕刻去除第2絕緣膜(9)、半導體基板(1)、第1絕緣膜(2)、及鈍化膜(4)。利用該蝕刻，使接著層(5)的一部份在該開口部(21)內露出。在此時間點複數個半導體裝置分割成個別的半導體晶片。接著，如第10圖所示，透過開口部(21)對露出之接著層(5)供給溶解劑(25)(例如乙醇或丙酮)，且藉由使接著力慢慢降低以從半導體基板(1)剝離去除支持體(6)。 The present invention provides a method for manufacturing a semiconductor device, which is a method using a supporting body and can improve reliability and yield without complicating the manufacturing process. In the present invention, a resist layer or a protection layer (20) is used as a mask to etch a second insulating film (9), a semiconductor substrate (1), a first insulating film (2), and a passivation film (4) in sequence. By this etching, an adhesive layer (5) is exposed inside an opening (21). Meanwhile, a plurality of semiconductor devices is divided into individual semiconductor chips. Then, as shown in Fig. 10, a dissolving agent (25) (such as alcohol or acetone) is supplied to the exposed adhesive layer (5) through the opening (21) to gradually lower the adhesive strength so as to peel the supporting body (6) from the semiconductor substrate (1). 【創作特點】然而，上述之習知半導體裝置之製造方法，由於係在作為支持體之玻璃基板104，形成作為可供給接著層105之溶解劑之路徑的細微貫穿孔106或溝等，所以有製造步驟變複雜且成本變高的問題。此外，當使用這種形成有溶解劑供給路徑之支持體時，會有從形成該路徑之部位洩漏氣體(Out-Gas)或侵入腐蝕物質等，對半導體裝置之製程帶來不良影響的情況。並且，有因實施溶解劑供給路徑之加工而使支持體之強度降低，且在支持體上發生機械損傷的情況。再者，在回收支持體時很難查證貫穿孔106或溝之溶解劑供給路徑的金屬污染狀況。
此外，雖然亦可使用薄膜狀之保護膠帶作為支持體以取代形成有貫穿孔106或溝之溶解劑供給路徑的玻璃或石英或陶瓷、金屬、樹脂等之剛性的支持體，但是在習知保護膠帶之剝離方法中，會有在剝離保護膠帶時在已薄型化之半導體裝置上發生機械缺陷的問題。並且，在使用保護膠帶作為支持體的情況，在製程中亦有必須考慮保護膠帶之耐熱性的問題。
因此，本發明之目的在於簡化使用支持體的半導體裝置之製造步驟，減低製造成本，且提高可靠度及良率。並且，本發明之目的在於提供一種適於半導體裝置之薄型化、小型化的半導體裝置之製造方法。
本發明之主要特徵係如下所述。亦即，本發明的半導體裝置之製造方法，其係準備表面上形成有墊(pad)電極之半導體基板，且具有：在上述墊電極上，形成與其他半導體裝置之電極相連接用之電極連接層的步驟；在上述半導體基板之表面上透過接著層而貼附支持體的步驟；在上述半導體基板形成穿孔(via hole)的步驟；在上述穿孔中形成與上述墊電極電性連接之貫穿電極的步驟；形成覆蓋在包含上述貫穿電極在內之上述半導體基板的背面上之保護層的步驟；局部去除上述半導體基板，使上述接著層局部露出的步驟；及藉由從上述接著層所露出之部位供給使上述接著層溶解之溶解劑，以使上述支持體從上述半導體基板分離的步驟。
此外，本發明的半導體裝置之製造方法，其特徵係在貼附上述支持體的步驟之前，具有在上述墊電極上，形成與其他半導體裝置之電極相連接用之電極連接層的步驟。
此外，本發明之上述支持體，其特徵在於並未形成可供給上述溶解劑之路徑。
此外，本發明的半導體裝置之製造方法，其係準備表面上形成有墊電極之半導體基板，且具有：在上述墊電極上，形成與其他半導體裝置之電極相連接用之電極連接層的步驟；在上述半導體基板之表面上透過接著層而貼附支持體的步驟；局部去除上述半導體基板，形成使上述接著層從上述半導體基板之背面露出的開口部的步驟；及藉由從上述接著層所露出之部位供給使上述接著層溶解之溶解劑，以使上述支持體從上述半導體基板分離的步驟。
此外，本發明的半導體裝置之製造方法，其特徵在於準備隔著絕緣膜而形成有墊電極之半導體基板，且具有：在上述墊電極上，形成與其他半導體裝置之電極相連接用之電極連接層的步驟；在上述半導體基板之表面上透過接著層而貼附支持體的步驟；去除上述半導體基板及上述絕緣膜，使上述墊電極露出的步驟；形成與上述露出之墊電極電性連接之配線層的步驟；形成覆蓋包含上述配線層在內之上述半導體基板的背面之保護膜的步驟；局部去除上述半導體基板，使上述接著層局部露出的步驟；及藉由從上述接著層所露出之部位供給使上述接著層溶解之溶解劑，以使上述支持體從上述半導體基板分離的步驟。
依據本發明，無需使用形成有貫穿孔或溝等之溶解劑供給路徑的支持體。因此可簡化製造步驟，且可削減成本，並且可防止因該溶解劑供給路徑之存在而引起洩漏氣體之發生或腐蝕物質之侵入等不良影響。
此外，在貼附支持體的步驟之前，具備在墊電極上形成與其他半導體裝置之電極相連接用之電極連接層的步驟的情況，可製造高性能且可靠度及良率高之層疊用的半導體裝置。此外，容易在分離成個別的半導體晶片之後使半導體晶片層疊，作業性因而提高。
简体摘要：一种使用支持体的半导体设备之制造方法，其目的在于不使制造步骤复杂化，谋求可靠度及良率之提高。该制造方法系将阻剂层或保护层(20)当作遮罩而依序蚀刻去除第2绝缘膜(9)、半导体基板(1)、第1绝缘膜(2)、及钝化膜(4)。利用该蚀刻，使接着层(5)的一部份在该开口部(21)内露出。在此时间点复数个半导体设备分割成个别的半导体芯片。接着，如第10图所示，透过开口部(21)对露出之接着层(5)供给溶解剂(25)(例如乙醇或丙酮)，且借由使接着力慢慢降低以从半导体基板(1)剥离去除支持体(6)。 The present invention provides a method for manufacturing a semiconductor device, which is a method using a supporting body and can improve reliability and yield without complicating the manufacturing process. In the present invention, a resist layer or a protection layer (20) is used as a mask to etch a second insulating film (9), a semiconductor substrate (1), a first insulating film (2), and a passivation film (4) in sequence. By this etching, an adhesive layer (5) is exposed inside an opening (21). Meanwhile, a plurality of semiconductor devices is divided into individual semiconductor chips. Then, as shown in Fig. 10, a dissolving agent (25) (such as alcohol or acetone) is supplied to the exposed adhesive layer (5) through the opening (21) to gradually lower the adhesive strength so as to peel the supporting body (6) from the semiconductor substrate (1). 【创作特点】然而，上述之习知半导体设备之制造方法，由于系在作为支持体之玻璃基板104，形成作为可供给接着层105之溶解剂之路径的细微贯穿孔106或沟等，所以有制造步骤变复杂且成本变高的问题。此外，当使用这种形成有溶解剂供给路径之支持体时，会有从形成该路径之部位泄漏气体(Out-Gas)或侵入腐蚀物质等，对半导体设备之制程带来不良影响的情况。并且，有因实施溶解剂供给路径之加工而使支持体之强度降低，且在支持体上发生机械损伤的情况。再者，在回收支持体时很难查证贯穿孔106或沟之溶解剂供给路径的金属污染状况。此外，虽然亦可使用薄膜状之保护胶带作为支持体以取代形成有贯穿孔106或沟之溶解剂供给路径的玻璃或石英或陶瓷、金属、树脂等之刚性的支持体，但是在习知保护胶带之剥离方法中，会有在剥离保护胶带时在已薄型化之半导体设备上发生机械缺陷的问题。并且，在使用保护胶带作为支持体的情况，在制程中亦有必须考虑保护胶带之耐热性的问题。因此，本发明之目的在于简化使用支持体的半导体设备之制造步骤，减低制造成本，且提高可靠度及良率。并且，本发明之目的在于提供一种适于半导体设备之薄型化、小型化的半导体设备之制造方法。本发明之主要特征系如下所述。亦即，本发明的半导体设备之制造方法，其系准备表面上形成有垫(pad)电极之半导体基板，且具有：在上述垫电极上，形成与其他半导体设备之电极相连接用之电极连接层的步骤；在上述半导体基板之表面上透过接着层而贴附支持体的步骤；在上述半导体基板形成穿孔(via hole)的步骤；在上述穿孔中形成与上述垫电极电性连接之贯穿电极的步骤；形成覆盖在包含上述贯穿电极在内之上述半导体基板的背面上之保护层的步骤；局部去除上述半导体基板，使上述接着层局部露出的步骤；及借由从上述接着层所露出之部位供给使上述接着层溶解之溶解剂，以使上述支持体从上述半导体基板分离的步骤。此外，本发明的半导体设备之制造方法，其特征系在贴附上述支持体的步骤之前，具有在上述垫电极上，形成与其他半导体设备之电极相连接用之电极连接层的步骤。此外，本发明之上述支持体，其特征在于并未形成可供给上述溶解剂之路径。此外，本发明的半导体设备之制造方法，其系准备表面上形成有垫电极之半导体基板，且具有：在上述垫电极上，形成与其他半导体设备之电极相连接用之电极连接层的步骤；在上述半导体基板之表面上透过接着层而贴附支持体的步骤；局部去除上述半导体基板，形成使上述接着层从上述半导体基板之背面露出的开口部的步骤；及借由从上述接着层所露出之部位供给使上述接着层溶解之溶解剂，以使上述支持体从上述半导体基板分离的步骤。此外，本发明的半导体设备之制造方法，其特征在于准备隔着绝缘膜而形成有垫电极之半导体基板，且具有：在上述垫电极上，形成与其他半导体设备之电极相连接用之电极连接层的步骤；在上述半导体基板之表面上透过接着层而贴附支持体的步骤；去除上述半导体基板及上述绝缘膜，使上述垫电极露出的步骤；形成与上述露出之垫电极电性连接之配线层的步骤；形成覆盖包含上述配线层在内之上述半导体基板的背面之保护膜的步骤；局部去除上述半导体基板，使上述接着层局部露出的步骤；及借由从上述接着层所露出之部位供给使上述接着层溶解之溶解剂，以使上述支持体从上述半导体基板分离的步骤。依据本发明，无需使用形成有贯穿孔或沟等之溶解剂供给路径的支持体。因此可简化制造步骤，且可削减成本，并且可防止因该溶解剂供给路径之存在而引起泄漏气体之发生或腐蚀物质之侵入等不良影响。此外，在贴附支持体的步骤之前，具备在垫电极上形成与其他半导体设备之电极相连接用之电极连接层的步骤的情况，可制造高性能且可靠度及良率高之层叠用的半导体设备。此外，容易在分离成个别的半导体芯片之后使半导体芯片层叠，作业性因而提高。

7. 发明专利

TW201011822A 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING THE SAME 审中-公开
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING THE SAME
公开(公告)号：TW201011822A
公开(公告)日：2010-03-16
申请号：TW098126680
申请日：2009-08-10
申请人：三洋電機股份有限公司 , 三洋半導體股份有限公司 , 三洋半導體製造股份有限公司
发明人：鈴木彰 , 土屋尚文 , 龜山工次郎
IPC分类号： H01L
CPC分类号： H01L29/8611 , H01L21/76229 , H01L29/0615 , H01L29/7322
摘要：本發明係提供一種既可抑制製造成本，又可謀求與保護環相接之PN接合部之耐壓性提升之半導體裝置及其製造方法。本發明係在半導體基板10之表面形成N-型半導體層11，且在其上層形成P型半導體層12。在P型半導體層12上係形成絕緣膜13。之後，形成從絕緣膜13至N-型半導體層11之厚度方向之途中之複數個溝，亦即第1溝17A、第2溝17B、及第3溝17C。此等複數個溝，在其中彼此鄰接之2個溝中，接近電子元件之側，亦即接近陽極電極14之側的溝，係形成為較該溝靠外側之另一溝更淺。之後，在第1溝17A內、第2溝17B內、及第3溝17C內充填絕緣材料18。之後，將由半導體基板10及疊層於其上層之各層所構成之疊層體，沿著切割線DL進行切割。
简体摘要：本发明系提供一种既可抑制制造成本，又可谋求与保护环相接之PN接合部之耐压性提升之半导体设备及其制造方法。本发明系在半导体基板10之表面形成N-型半导体层11，且在其上层形成P型半导体层12。在P型半导体层12上系形成绝缘膜13。之后，形成从绝缘膜13至N-型半导体层11之厚度方向之途中之复数个沟，亦即第1沟17A、第2沟17B、及第3沟17C。此等复数个沟，在其中彼此邻接之2个沟中，接近电子组件之侧，亦即接近阳极电极14之侧的沟，系形成为较该沟靠外侧之另一沟更浅。之后，在第1沟17A内、第2沟17B内、及第3沟17C内充填绝缘材料18。之后，将由半导体基板10及叠层于其上层之各层所构成之叠层体，沿着切割线DL进行切割。

8. 发明专利

TW200952085A 台型半導體裝置及其製造方法 MESA TYPE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME 失效
简体标题：台型半导体设备及其制造方法 MESA TYPE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
公开(公告)号：TW200952085A
公开(公告)日：2009-12-16
申请号：TW098119329
申请日：2009-06-10
申请人：三洋電機股份有限公司 , 三洋半導體股份有限公司 , 三洋半導體製造股份有限公司
发明人：關克行 , 鈴木彰 , 小田島慶汰 , 岡田喜久雄 , 龜山工次郎
IPC分类号： H01L
CPC分类号： H01L29/861 , H01L29/0649 , H01L29/6609
摘要：本發明的目的在於謀求高耐壓、高可靠度的台型半導體裝置及其製造方法之確立，該台型半導體裝置及其製造方法係解決因位於PN接合部PNJC處的台溝內壁11的第2絕緣膜10的厚度較薄而產生耐壓劣化與漏電流之問題。本發明的台型半導體裝置及其製造方法，係對以乾蝕刻形成的台溝8，再以氟酸、硝酸系等蝕刻劑對該台溝8的側壁進行濕蝕刻，藉此在台溝8的上部形成由突出於台溝8上的第1絕緣膜4所構成的簷部9。且利用塗布法或印刷法將絕緣膜10形成於台溝8內、以及以台溝8為中心以形成為比簷部9區域還寬廣的方式將絕緣膜10形成於第1絕緣膜4上，而該簷部9係成為阻止因之後的熱處理而流動性變高的絕緣膜10流往台溝8的底部之障壁。結果，能以足夠厚度的絕緣膜10被覆位於PN接合部PNJC處之台溝側壁11，而謀求所期望的耐壓之確保及漏電流之降低。
简体摘要：本发明的目的在于谋求高耐压、高可靠度的台型半导体设备及其制造方法之确立，该台型半导体设备及其制造方法系解决因位于PN接合部PNJC处的台沟内壁11的第2绝缘膜10的厚度较薄而产生耐压劣化与漏电流之问题。本发明的台型半导体设备及其制造方法，系对以干蚀刻形成的台沟8，再以氟酸、硝酸系等蚀刻剂对该台沟8的侧壁进行湿蚀刻，借此在台沟8的上部形成由突出于台沟8上的第1绝缘膜4所构成的檐部9。且利用涂布法或印刷法将绝缘膜10形成于台沟8内、以及以台沟8为中心以形成为比檐部9区域还宽广的方式将绝缘膜10形成于第1绝缘膜4上，而该檐部9系成为阻止因之后的热处理而流动性变高的绝缘膜10流往台沟8的底部之障壁。结果，能以足够厚度的绝缘膜10被覆位于PN接合部PNJC处之台沟侧壁11，而谋求所期望的耐压之确保及漏电流之降低。

9. 发明专利

TWI365508B 半導體裝置之製造方法 MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE 失效
简体标题：半导体设备之制造方法 MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE
公开(公告)号：TWI365508B
公开(公告)日：2012-06-01
申请号：TW096116589
申请日：2007-05-10
申请人：三洋電機股份有限公司 , 三洋半導體製造股份有限公司
发明人：鈴木彰 , 關克行 , 龜山工次郎 , 及川貴弘
IPC分类号： H01L
CPC分类号： H01L21/30655 , H01L21/76898 , H01L2224/02372 , H01L2224/05548 , H01L2924/0002 , H01L2924/00
摘要：本發明之目的為在具有利用波希法所形成之通孔的半導體裝置之製造方法中，達成於通孔內之均勻成膜。本發明之解決手段為：以遮罩層2作為遮罩，利用波希法從半導體基板1之一方的面向另外一方的面之方向進行蝕刻，而形成將該半導體基板1之預定區域予以貫通的通孔3。其次，去除遮罩層2。其次，藉由乾蝕刻法將扇貝狀4去除，且將通孔3之內壁面予以平坦化。接著，於通孔3內將絕緣膜或阻障層等均勻地予以成膜。
简体摘要：本发明之目的为在具有利用波希法所形成之通孔的半导体设备之制造方法中，达成于通孔内之均匀成膜。本发明之解决手段为：以遮罩层2作为遮罩，利用波希法从半导体基板1之一方的面向另外一方的面之方向进行蚀刻，而形成将该半导体基板1之预定区域予以贯通的通孔3。其次，去除遮罩层2。其次，借由干蚀刻法将扇贝状4去除，且将通孔3之内壁面予以平坦化。接着，于通孔3内将绝缘膜或阻障层等均匀地予以成膜。

10. 发明专利

TWI319220B 半導體裝置及其製造方法失效
简体标题：半导体设备及其制造方法
公开(公告)号：TWI319220B
公开(公告)日：2010-01-01
申请号：TW095107726
申请日：2006-03-08
申请人：三洋電機股份有限公司 , 關東三洋半導體股份有限公司
发明人：龜山工次郎 , 鈴木彰 , 岡山芳央 , 梅本光雄
IPC分类号： H01L
CPC分类号： H01L24/11 , H01L21/76898 , H01L23/3114 , H01L23/481 , H01L24/12 , H01L2224/05001 , H01L2224/05008 , H01L2224/05024 , H01L2224/05124 , H01L2224/05147 , H01L2224/05166 , H01L2224/05181 , H01L2224/05184 , H01L2224/05186 , H01L2224/05548 , H01L2224/05569 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/13099 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/04941 , H01L2924/04953 , H01L2924/12042 , H01L2924/15788 , H01L2924/351 , H01L2924/00 , H01L2924/00014 , H01L2924/013
摘要：本發明以提高半導體裝置及其製造方法之信賴性為目的。
本發明之半導體裝置係具有：於半導體基板(1)上隔介第1絕緣層而形成之墊電極(3)、及以由前述半導體基板(1)之背面伸達前述墊電極(3)之表面的方式形成之通孔(8)，係由第1開口部(7A)及第2開口部(7B)所構成，該第1開口部(7A)係形成為，前述通孔(8)接近前述墊電極(3)之部分之開口徑比接近前述半導體基板1背面之部分的開口徑還寬，而該第2開口部(7B)係形成於第1絕緣體(2)中，連接於前述第1開口部(7A)，且係形成為，接近前述墊電極(3)表面之部分之開口徑係比接近前述半導體基板(1)表面之部分之開口徑還小。 Provided are a semiconductor device and a manufacturing method thereof capable of improving reliability.
A semiconductor device of the preset invention includes a pad electrode (3) formed on a semiconductor substrate (1) with a first insulation layer (2) disposed therebetween, and a via hole (8) extending from a back surface of said semiconductor substrate (1) to a surface of said pad electrode (3). Said via hole (8) is consisted of a first opening portion (7A), in which the diameter of a portion near to said pad electrode (3) is larger than the diameter of a portion near to the back surface of said semiconductor substrate (1), and a second opening portion (7B) formed in said first insulation layer (2) and connecting to said first opening portion (7A), in which the diameter of a portion near to the surface of said pad electrode (3) is smaller than the diameter of a portion near to the surface of said semiconductor substrate (1). 【創作特點】然而，依上述半導體裝置101，由於第1配線107與第2配線110之接觸面積非常小而有接觸部分發生斷線的問題。又於第2配線110在階梯覆蓋(step coverage)上亦有問題。本發明有鑑於上述問題，乃以提高半導體置及其製造方法之信賴性為目的。
本發明之半導體裝置具備：半導體基板，係具有第一開口部，該第一開口部由該半導體基板背面貫通至表面而構成通孔之一部分；第1絕緣層，係形成在前述半導體基板之表面，並具有第2開口部，該第2開口部係與前述半導體基板之第1開口部連接，並構成前述通孔之一部分；以及墊(pad)電極，係在前述第1絕緣層上以被覆前述第2開口部的方式設置；其中，前述第1開口部係形成為，接近前述墊電極之部分之開口徑係形成比接近前述半導體基板背面之部分之開口徑還寬，又前述第2開口部係形成為，接近前述墊電極之部分之開口徑係形成比接近前述半導體基板表面之部分之開口徑還小。
又，前述第1開口部底部之前述半導體基板表面的開口徑係比前述墊電極之平面寬度還大。
又，前述通孔之側壁形成有第2絕緣層或導電層。
再者，前述通孔之側壁形成有第2絕緣層，前述第2絕緣層之端部係形成為，隨著朝向前述通孔之中心方向而其膜厚逐漸變薄。又，前述半導體基板之表面側形成有支持體。
本發明之半導體裝置的製造方法係具有：準備於其表面經介第1絕緣層形成有墊電極之半導體基板，並藉由從前述半導體基板之背面向表面方向去除前述半導體基板以露出前述第1絕緣層，而形成構成通孔之一部分的第1開口部之步驟；及藉由去除前述所露出之前述第1絕緣層，以於前述第1絕緣層形成連續於前述第1開口部且構成前述通孔之一部分的第2開口部之步驟；其中，形成前述第1開口部之步驟中於去除前述半導體基板時，係使接近前述第1絕緣層之部分之開口徑比接近前述半導體基板背面的部分之開口徑還寬，又於形成前述第2開口部之步驟中於去除前述第1絕緣層時，係使前述第2開口部形成為接近於前述墊電極之部分之開口徑比接近前述半導體基板表面的部分之開口徑還小。
又於形成前述第1開口部之步驟之於去除前述半導體基板時，前述第1開口部底部之前述半導體基板表面之開口徑係形成比前述墊電極之平面寬度還大。
又，具備於前述通孔之側壁形成第2絕緣層的步驟，及於前述第2絕緣層上形成導電層之步驟。
又，於前述通孔之側壁形成第2絕緣層之步驟中，前述第2絕緣層之端部係隨著朝向前述通孔之中心方向而使其膜厚逐漸變薄。
又，於前述通孔之側壁形成第2絕緣層之步驟係具備，當於包含前述通孔之半導體基板上形成第2絕緣層後，以形成在前述半導體基板上之抗蝕層為遮罩而去除前述墊電極上之第2絕緣層之步驟。
又，於前述通孔之側壁形成第2絕緣層之步驟係具備，當於包含前述通孔之半導體基板上形成第2絕緣層後，藉由不使用抗蝕層為遮罩之蝕刻來去除前述墊電極上之第2絕緣層的步驟。
又，具備形成連接於前述導電層之導電端子之步驟。又，具備將前述半導體基板分割為複數個半導體晶片之步驟。又，具備於前述半導體基板之表面側形成支持體之步驟。
依本發明，由於半導體晶片之墊電極至其導電端子之配線係介由通孔形成，因此能防止上述配線之斷線及階梯覆蓋之劣化。由此可製成高信賴性之半導體裝置。
又依本發明，係具備形成為由半導體基板之背面到達墊電極表面之通孔者，其中，係形成有接近前述墊電極之部分之開口徑比接近前述半導體基板背面之部分之開口徑還寬之第1開口部，又形成有連接於前述第1開口部、且相對於第1絕緣層接近前述墊電極之部分之開口徑形成比接近前述半導體基板表面之部分之開口徑還小的第2開口部，因而例如相較於第1絕緣層之開口徑在橫跨該第1絕緣層之膜厚全體為相同的半導體裝置，則形成於前述通孔側壁之第2絕緣層或導電層由於係於該開口徑增大的部分卡合，故成為不易自半導體基板剝離的構造，由此提高了墊電極與導電層之電性及機械接合性。
再由於形成在墊電極表面上之通孔的開口徑擴大，即使其後填充以導電層亦可謀求應力的緩和。
又，於墊電極上之第1絕緣層設梯形狀(愈接近墊電極側其開口徑變小的形狀)之第2開口部後，具備對包含該第2開口部之半導體板上被覆以第2絕緣層，再對該第2絕緣層形成第3開口部以露出墊電極的步驟時，則會反映已形成在前述第1絕緣層之梯形狀，使第2絕緣層之端部形成向通孔之中心方向其膜厚逐漸變薄。因此能夠將通孔之內壁予以圓滑地形成，提高其後形成之各層的被覆性。
又於第1開口部底部之前述半導體基板的表面之開口徑形成比墊電極之平面寬度為大時，能將積蓄在墊電極之應力(於當該墊電極之成膜時積蓄的應力)有效的開放。因此能防止於形成伸達至第1絕緣層之第1開口部之際，或於去除第1絕緣層以露出墊電極時之墊電極的變形。並能使形成在該墊上之各層以良好的膜質形成，抑止發生配線的連接不良，提高半導體裝置之信賴性。
简体摘要：本发明以提高半导体设备及其制造方法之信赖性为目的。本发明之半导体设备系具有：于半导体基板(1)上隔介第1绝缘层而形成之垫电极(3)、及以由前述半导体基板(1)之背面伸达前述垫电极(3)之表面的方式形成之通孔(8)，系由第1开口部(7A)及第2开口部(7B)所构成，该第1开口部(7A)系形成为，前述通孔(8)接近前述垫电极(3)之部分之开口径比接近前述半导体基板1背面之部分的开口径还宽，而该第2开口部(7B)系形成于第1绝缘体(2)中，连接于前述第1开口部(7A)，且系形成为，接近前述垫电极(3)表面之部分之开口径系比接近前述半导体基板(1)表面之部分之开口径还小。 Provided are a semiconductor device and a manufacturing method thereof capable of improving reliability. A semiconductor device of the preset invention includes a pad electrode (3) formed on a semiconductor substrate (1) with a first insulation layer (2) disposed therebetween, and a via hole (8) extending from a back surface of said semiconductor substrate (1) to a surface of said pad electrode (3). Said via hole (8) is consisted of a first opening portion (7A), in which the diameter of a portion near to said pad electrode (3) is larger than the diameter of a portion near to the back surface of said semiconductor substrate (1), and a second opening portion (7B) formed in said first insulation layer (2) and connecting to said first opening portion (7A), in which the diameter of a portion near to the surface of said pad electrode (3) is smaller than the diameter of a portion near to the surface of said semiconductor substrate (1). 【创作特点】然而，依上述半导体设备101，由于第1配线107与第2配线110之接触面积非常小而有接触部分发生断线的问题。又于第2配线110在阶梯覆盖(step coverage)上亦有问题。本发明有鉴于上述问题，乃以提高半导体置及其制造方法之信赖性为目的。本发明之半导体设备具备：半导体基板，系具有第一开口部，该第一开口部由该半导体基板背面贯通至表面而构成通孔之一部分；第1绝缘层，系形成在前述半导体基板之表面，并具有第2开口部，该第2开口部系与前述半导体基板之第1开口部连接，并构成前述通孔之一部分；以及垫(pad)电极，系在前述第1绝缘层上以被覆前述第2开口部的方式设置；其中，前述第1开口部系形成为，接近前述垫电极之部分之开口径系形成比接近前述半导体基板背面之部分之开口径还宽，又前述第2开口部系形成为，接近前述垫电极之部分之开口径系形成比接近前述半导体基板表面之部分之开口径还小。又，前述第1开口部底部之前述半导体基板表面的开口径系比前述垫电极之平面宽度还大。又，前述通孔之侧壁形成有第2绝缘层或导电层。再者，前述通孔之侧壁形成有第2绝缘层，前述第2绝缘层之端部系形成为，随着朝向前述通孔之中心方向而其膜厚逐渐变薄。又，前述半导体基板之表面侧形成有支持体。本发明之半导体设备的制造方法系具有：准备于其表面经介第1绝缘层形成有垫电极之半导体基板，并借由从前述半导体基板之背面向表面方向去除前述半导体基板以露出前述第1绝缘层，而形成构成通孔之一部分的第1开口部之步骤；及借由去除前述所露出之前述第1绝缘层，以于前述第1绝缘层形成连续于前述第1开口部且构成前述通孔之一部分的第2开口部之步骤；其中，形成前述第1开口部之步骤中于去除前述半导体基板时，系使接近前述第1绝缘层之部分之开口径比接近前述半导体基板背面的部分之开口径还宽，又于形成前述第2开口部之步骤中于去除前述第1绝缘层时，系使前述第2开口部形成为接近于前述垫电极之部分之开口径比接近前述半导体基板表面的部分之开口径还小。又于形成前述第1开口部之步骤之于去除前述半导体基板时，前述第1开口部底部之前述半导体基板表面之开口径系形成比前述垫电极之平面宽度还大。又，具备于前述通孔之侧壁形成第2绝缘层的步骤，及于前述第2绝缘层上形成导电层之步骤。又，于前述通孔之侧壁形成第2绝缘层之步骤中，前述第2绝缘层之端部系随着朝向前述通孔之中心方向而使其膜厚逐渐变薄。又，于前述通孔之侧壁形成第2绝缘层之步骤系具备，当于包含前述通孔之半导体基板上形成第2绝缘层后，以形成在前述半导体基板上之抗蚀层为遮罩而去除前述垫电极上之第2绝缘层之步骤。又，于前述通孔之侧壁形成第2绝缘层之步骤系具备，当于包含前述通孔之半导体基板上形成第2绝缘层后，借由不使用抗蚀层为遮罩之蚀刻来去除前述垫电极上之第2绝缘层的步骤。又，具备形成连接于前述导电层之导电端子之步骤。又，具备将前述半导体基板分割为复数个半导体芯片之步骤。又，具备于前述半导体基板之表面侧形成支持体之步骤。依本发明，由于半导体芯片之垫电极至其导电端子之配线系介由通孔形成，因此能防止上述配线之断线及阶梯覆盖之劣化。由此可制成高信赖性之半导体设备。又依本发明，系具备形成为由半导体基板之背面到达垫电极表面之通孔者，其中，系形成有接近前述垫电极之部分之开口径比接近前述半导体基板背面之部分之开口径还宽之第1开口部，又形成有连接于前述第1开口部、且相对于第1绝缘层接近前述垫电极之部分之开口径形成比接近前述半导体基板表面之部分之开口径还小的第2开口部，因而例如相较于第1绝缘层之开口径在横跨该第1绝缘层之膜厚全体为相同的半导体设备，则形成于前述通孔侧壁之第2绝缘层或导电层由于系于该开口径增大的部分卡合，故成为不易自半导体基板剥离的构造，由此提高了垫电极与导电层之电性及机械接合性。再由于形成在垫电极表面上之通孔的开口径扩大，即使其后填充以导电层亦可谋求应力的缓和。又，于垫电极上之第1绝缘层设梯形状(愈接近垫电极侧其开口径变小的形状)之第2开口部后，具备对包含该第2开口部之半导体板上被覆以第2绝缘层，再对该第2绝缘层形成第3开口部以露出垫电极的步骤时，则会反映已形成在前述第1绝缘层之梯形状，使第2绝缘层之端部形成向通孔之中心方向其膜厚逐渐变薄。因此能够将通孔之内壁予以圆滑地形成，提高其后形成之各层的被覆性。又于第1开口部底部之前述半导体基板的表面之开口径形成比垫电极之平面宽度为大时，能将积蓄在垫电极之应力(于当该垫电极之成膜时积蓄的应力)有效的开放。因此能防止于形成伸达至第1绝缘层之第1开口部之际，或于去除第1绝缘层以露出垫电极时之垫电极的变形。并能使形成在该垫上之各层以良好的膜质形成，抑止发生配线的连接不良，提高半导体设备之信赖性。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式