专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明专利

TW201113986A 階層式晶片上記憶體 HIERARCHICAL ON-CHIP MEMORY 审中-公开
简体标题：阶层式芯片上内存 HIERARCHICAL ON-CHIP MEMORY
公开(公告)号：TW201113986A
公开(公告)日：2011-04-16
申请号：TW099116818
申请日：2010-05-26
申请人：惠普研發公司
发明人：瑞比洛吉爾伯托M , 威廉斯 R 史丹利 , 皮奇特馬修D
IPC分类号： H01L , G11C
CPC分类号： G11C5/02 , G11C5/063 , G11C2213/71
摘要：一階層式晶片上記憶體包括包含輸入/輸出功能及依電性記憶體的一區域分佈CMOS層及導孔陣列,該區域分佈CMOS層經配置成選擇性地為該導孔陣列定址。一交叉記憶體覆蓋在該區域分佈CMOS層上且包括透過該導孔陣列被唯一存取的可程式交叉點元件。一種利用階層式晶片上記憶體的方法包括將經常被重寫的資料儲存在一依電性記憶體中及將不常被重寫的資料儲存在一非依電性記憶體中,其中該依電性記憶體包含在一區域分佈CMOS層內且該非依電性記憶體被形成於該區域分佈CMOS層上並經由其被存取。
简体摘要：一阶层式芯片上内存包括包含输入/输出功能及依电性内存的一区域分布CMOS层及导孔数组,该区域分布CMOS层经配置成选择性地为该导孔数组寻址。一交叉内存覆盖在该区域分布CMOS层上且包括透过该导孔数组被唯一存取的可进程交叉点组件。一种利用阶层式芯片上内存的方法包括将经常被重写的数据存储在一依电性内存中及将不常被重写的数据存储在一非依电性内存中,其中该依电性内存包含在一区域分布CMOS层内且该非依电性内存被形成于该区域分布CMOS层上并经由其被存取。

82. 发明专利

TW201108241A 記憶體裝置電源管理器及其方法 MEMORY DEVICE POWER MANAGERS AND METHODS 审中-公开
简体标题：内存设备电源管理器及其方法 MEMORY DEVICE POWER MANAGERS AND METHODS
公开(公告)号：TW201108241A
公开(公告)日：2011-03-01
申请号：TW099101838
申请日：2010-01-22
申请人：美光科技公司
发明人：傑德羅喬M
IPC分类号： G11C
CPC分类号： G11C7/1012 , G06F1/3225 , G06F1/3275 , G06F13/4022 , G11C5/02 , G11C5/147 , G11C5/148 , G11C7/1072 , Y02D10/14 , Y02D10/151
摘要：本發明闡述包含一記憶體晶粒堆疊及一所附接邏輯晶粒之記憶體裝置及方法。所闡述之方法及裝置對一記憶體晶粒堆疊之部分提供電力管理。本發明亦揭示額外裝置、系統及方法。
简体摘要：本发明阐述包含一内存晶粒堆栈及一所附接逻辑晶粒之内存设备及方法。所阐述之方法及设备对一内存晶粒堆栈之部分提供电力管理。本发明亦揭示额外设备、系统及方法。

83. 发明专利

TW201101316A 測試存取控制裝置及方法 TEST ACCESS CONTROL APPARATUS AND METHOD 审中-公开
简体标题：测试存取控制设备及方法 TEST ACCESS CONTROL APPARATUS AND METHOD
公开(公告)号：TW201101316A
公开(公告)日：2011-01-01
申请号：TW098134717
申请日：2009-10-14
申请人：國立清華大學
发明人：吳誠文 , 駱致彥 , 邢育肇
IPC分类号： G11C
CPC分类号： G01R31/318558 , G01R31/318513 , G11C5/02 , G11C29/32 , G11C2029/3202
摘要：一種測試存取控制裝置包含:測試存取機制(TAM)滙流排及一延伸其原有功能之IEEE 1149.1測試存取埠(TAP)控制器。TAM滙流排支援:記憶體內建自我測試電路(memory BIST circuit)其係用在記憶體良裸晶粒(Known-Good-Die,KGD)測試、掃描鏈(scan chain)其係用在邏輯電路KGD測試、及直通矽穿孔(TSV)鏈其係用在TSV測試。TSV測試係確認堆疊晶片元件(stacked chip device)之任意二晶片層間之垂直內連線(vertical interconnect)有無缺陷。TAP控制器耦接於TAM滙流排,係用於控制記憶體KGD測試、邏輯電路KGD測試及二晶片層間之TSV測試。本發明亦提供一種具成本效益之第三維方向堆疊式積體電路(3D-IC)測試存取控制裝置之連接或配置方法。本發明之測試存取控制方法包含一考量3D-IC良率之測試方法,及支援單晶片系統(SOC)之異質測試協定並其相關測試存取控制裝置之整合流程。
简体摘要：一种测试存取控制设备包含:测试存取机制(TAM)汇流排及一延伸其原有功能之IEEE 1149.1测试存取端口(TAP)控制器。TAM汇流排支持:内存内置自我测试电路(memory BIST circuit)其系用在内存良裸晶粒(Known-Good-Die,KGD)测试、扫描链(scan chain)其系用在逻辑电路KGD测试、及直通硅穿孔(TSV)链其系用在TSV测试。TSV测试系确认堆栈芯片组件(stacked chip device)之任意二芯片层间之垂直内连接(vertical interconnect)有无缺陷。TAP控制器耦接于TAM汇流排,系用于控制内存KGD测试、逻辑电路KGD测试及二芯片层间之TSV测试。本发明亦提供一种具成本效益之第三维方向堆栈式集成电路(3D-IC)测试存取控制设备之连接或配置方法。本发明之测试存取控制方法包含一考量3D-IC良率之测试方法,及支持单芯片系统(SOC)之异质测试协定并其相关测试存取控制设备之集成流程。

84. 发明专利

TW201025574A 非揮發性半導體儲存裝置 NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE 失效
简体标题：非挥发性半导体存储设备 NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE
公开(公告)号：TW201025574A
公开(公告)日：2010-07-01
申请号：TW098124154
申请日：2009-07-16
申请人：東芝股份有限公司
发明人：福住嘉晃 , 勝又龍太 , 鬼頭傑 , 木藤大 , 田中啟安 , 石月惠 , 小森陽介 , 青地英明
IPC分类号： H01L
CPC分类号： H01L29/792 , G11C5/02 , G11C5/025 , G11C5/063 , G11C8/14 , G11C16/0483 , H01L27/11565 , H01L27/11578 , H01L27/11582 , H01L29/42348 , H01L29/7926
摘要：一種記憶體串具有一半導體層,該半導體層具有一接合部分,該接合部分經形成以接合相對於一基板在一垂直方向上延伸之複數個柱形部分及該複數個柱形部分之下端。第一導電層以一層壓方式形成以圍繞該等柱形部分及一電荷儲存層之側表面,且充當記憶體單元之控制電極。一第二導電層經由一閘極絕緣膜而形成於該複數個柱形部分周圍,且充當選擇電晶體之控制電極。位元線經形成以分別連接至該複數個柱形部分,並以一與第一方向正交之第二方向作為一縱向方向。
简体摘要：一种内存串具有一半导体层,该半导体层具有一接合部分,该接合部分经形成以接合相对于一基板在一垂直方向上延伸之复数个柱形部分及该复数个柱形部分之下端。第一导电层以一层压方式形成以围绕该等柱形部分及一电荷存储层之侧表面,且充当内存单元之控制电极。一第二导电层经由一闸极绝缘膜而形成于该复数个柱形部分周围,且充当选择晶体管之控制电极。比特线经形成以分别连接至该复数个柱形部分,并以一与第一方向正交之第二方向作为一纵向方向。

85. 发明专利

TW201023350A 非揮發性半導體儲存裝置 NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE 审中-公开
简体标题：非挥发性半导体存储设备 NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE
公开(公告)号：TW201023350A
公开(公告)日：2010-06-16
申请号：TW098133292
申请日：2009-09-30
申请人：東芝股份有限公司
发明人：前田高志 , 岩田佳久
IPC分类号： H01L
CPC分类号： G11C16/0483 , G11C5/02 , G11C7/18 , G11C16/10 , G11C16/14 , H01L27/11565 , H01L27/11578 , H01L27/11582
摘要：記憶體串包括:一第一半導體層,其包括一在一垂直於一基板之方向上延伸之圓柱形部分;一第一電荷儲存層,其經形成以包圍該圓柱形部分之一側表面;及一第一導電層,其經形成以包圍該第一電荷儲存層。第一選擇電晶體包括:一第二半導體層,其自該圓柱形部分之一頂部表面向上延伸;一第二電荷儲存層,其經形成以包圍該第二半導體層之一側表面;及一第二導電層,其經形成以包圍該第二電荷儲存層。非揮發性半導體儲存裝置進一步包括一控制電路,該控制電路在自該等記憶體串中的一選定者讀取資料之前使電荷積聚於經連接至該等記憶體串之一未選定者的該等第一選擇電晶體中之一者的該第二電荷儲存層中。
简体摘要：内存串包括:一第一半导体层,其包括一在一垂直于一基板之方向上延伸之圆柱形部分;一第一电荷存储层,其经形成以包围该圆柱形部分之一侧表面;及一第一导电层,其经形成以包围该第一电荷存储层。第一选择晶体管包括:一第二半导体层,其自该圆柱形部分之一顶部表面向上延伸;一第二电荷存储层,其经形成以包围该第二半导体层之一侧表面;及一第二导电层,其经形成以包围该第二电荷存储层。非挥发性半导体存储设备进一步包括一控制电路,该控制电路在自该等内存串中的一选定者读取数据之前使电荷积聚于经连接至该等内存串之一未选定者的该等第一选择晶体管中之一者的该第二电荷存储层中。

86. 发明专利

TW201021200A 非揮發性半導體儲存裝置 NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE 审中-公开
简体标题：非挥发性半导体存储设备 NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE
公开(公告)号：TW201021200A
公开(公告)日：2010-06-01
申请号：TW098130577
申请日：2009-09-10
申请人：東芝股份有限公司
发明人：板垣清太郎 , 岩田佳久 , 田中啟安 , 木藤大 , 勝又龍太 , 鬼頭傑 , 青地英明 , 仁田山晃寬
IPC分类号： H01L
CPC分类号： H01L27/1157 , G11C5/02 , G11C16/0483 , G11C16/08 , G11C16/30 , H01L27/11565 , H01L27/11573 , H01L27/11582 , H01L29/7926
摘要：記憶體區塊中之每一者包括：一第一導電層，其在第一區域上平行於基板擴展，n層該等第一導電層形成在一疊層方向上且為複數個記憶體串共用；一第一半導體層；及一電荷累積層。針對該等記憶體區塊中之每一者，以在一第二方向上的m行排列該等記憶體串。佈線層排列在該第二方向上，其經形成以在第一方向上自記憶體區塊之一側延伸至第一導電層之一端的附近，且經由接觸插塞而連接至該等第一導電層。滿足由(式1)表示之關係：(式1)m＞=n
简体摘要：内存区块中之每一者包括：一第一导电层，其在第一区域上平行于基板扩展，n层该等第一导电层形成在一叠层方向上且为复数个内存串共享；一第一半导体层；及一电荷累积层。针对该等内存区块中之每一者，以在一第二方向上的m行排列该等内存串。布线层排列在该第二方向上，其经形成以在第一方向上自内存区块之一侧延伸至第一导电层之一端的附近，且经由接触插塞而连接至该等第一导电层。满足由(式1)表示之关系：(式1)m＞=n

87. 发明专利

TW201003900A 記憶體裝置，記憶體裝置結構，結構，形成記憶體裝置之方法，電流傳導裝置及記憶體單元程式化方法 MEMORY DEVICES, MEMORY DEVICE CONSTRUCTIONS, CONSTRUCTIONS, MEMORY DEVICE FORMING METHODS, CURRENT CONDUCTING DEVICES, AND MEMORY CELL PROGRAMMING METHODS 审中-公开
简体标题：内存设备，内存设备结构，结构，形成内存设备之方法，电流传导设备及内存单元进程化方法 MEMORY DEVICES, MEMORY DEVICE CONSTRUCTIONS, CONSTRUCTIONS, MEMORY DEVICE FORMING METHODS, CURRENT CONDUCTING DEVICES, AND MEMORY CELL PROGRAMMING METHODS
公开(公告)号：TW201003900A
公开(公告)日：2010-01-16
申请号：TW098115904
申请日：2009-05-13
申请人：美光科技公司
发明人：毛利錢德拉
IPC分类号： H01L , G11C
CPC分类号： H01L27/2418 , G11C5/02 , G11C11/34 , G11C11/39 , G11C11/4026 , G11C11/5664 , G11C11/5678 , G11C11/5685 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/0014 , G11C13/0016 , G11C13/003 , G11C2013/009 , G11C2213/72 , G11C2213/74 , G11C2213/76 , G11C2216/08 , H01L29/6609 , H01L45/00 , H01L45/141 , H01L45/145 , H01L45/16
摘要：某些實施例包含具有以下組件之記憶體裝置：一字線；一位元線；一記憶體元件，其可選擇性地組態成三個或三個以上不同電阻狀態中之一個電阻狀態；及一個二極體，其經組態以回應於跨越該字線與該位元線施加之一電壓而允許一電流自該字線流動穿過該記憶體元件至該位元線，且經組態以無論增加還是降低該電壓皆減小該電流。某些實施例包含具有以下組件之記憶體裝置：一字線；一位元線；記憶體元件，其可選擇性地組態成兩個或兩個以上不同電阻狀態中之一個電阻狀態；一第一二極體，其經組態以回應於一第一電壓而抑制一第一電流自該位元線流動至該字線；及一第二二極體，其包括一介電材料且經組態以回應於一第二電壓而允許一第二電流自該字線流至該位元線。
简体摘要：某些实施例包含具有以下组件之内存设备：一字线；一比特线；一内存组件，其可选择性地组态成三个或三个以上不同电阻状态中之一个电阻状态；及一个二极管，其经组态以回应于跨越该字线与该比特线施加之一电压而允许一电流自该字线流动穿过该内存组件至该比特线，且经组态以无论增加还是降低该电压皆减小该电流。某些实施例包含具有以下组件之内存设备：一字线；一比特线；内存组件，其可选择性地组态成两个或两个以上不同电阻状态中之一个电阻状态；一第一二极管，其经组态以回应于一第一电压而抑制一第一电流自该比特线流动至该字线；及一第二二极管，其包括一介电材料且经组态以回应于一第二电压而允许一第二电流自该字线流至该比特线。

88. 发明专利

TW200945533A 具有晶片選擇通道電極之半導體封裝以及具有該晶片選擇通道電極之層疊半導體封裝 SEMICONDUCTOR PACKAGE HAVING CHIP SELECTION THROUGH ELECTRODES AND STACKED SEMICONDUCTOR PACKAGE HAVING THE SAME 审中-公开
简体标题：具有芯片选择信道电极之半导体封装以及具有该芯片选择信道电极之层叠半导体封装 SEMICONDUCTOR PACKAGE HAVING CHIP SELECTION THROUGH ELECTRODES AND STACKED SEMICONDUCTOR PACKAGE HAVING THE SAME
公开(公告)号：TW200945533A
公开(公告)日：2009-11-01
申请号：TW097147279
申请日：2008-12-05
申请人：海力士半導體股份有限公司
发明人：鄭冠鎬
IPC分类号： H01L
CPC分类号： G11C5/02 , H01L23/481 , H01L25/0657 , H01L2225/06513 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
摘要：一種包含複數層疊半導體晶片之層疊半導體封裝，其中所含層疊半導體晶片各具有一電路單元，一資料焊接點，及一晶片選擇焊接點。該等複數層疊半導體晶片亦包含複數晶片選擇通道電極。晶片選擇通道電極貫穿晶片選擇焊接點及半導體晶片，晶片選擇通道電極接收晶片選擇信號。半導體晶片之晶片選擇焊接點係電性連接於晶片選擇通道電極，用以接收晶片選擇信號來選擇半導體晶片。晶片選擇焊接點係電性絕緣於晶片選擇通道電極，以便接收晶片選擇信號來選擇一不同的半導體晶片。
简体摘要：一种包含复数层叠半导体芯片之层叠半导体封装，其中所含层叠半导体芯片各具有一电路单元，一数据焊接点，及一芯片选择焊接点。该等复数层叠半导体芯片亦包含复数芯片选择信道电极。芯片选择信道电极贯穿芯片选择焊接点及半导体芯片，芯片选择信道电极接收芯片选择信号。半导体芯片之芯片选择焊接点系电性连接于芯片选择信道电极，用以接收芯片选择信号来选择半导体芯片。芯片选择焊接点系电性绝缘于芯片选择信道电极，以便接收芯片选择信号来选择一不同的半导体芯片。

89. 发明专利

TW200931600A 非揮發性半導體儲存元件及控制非揮發性半導體儲存元件之方法 NONVOLATILE SEMICONDUCTOR STORAGE DEVICE, AND METHOD FOR CONTROLLING NONVOLATILE SEMICONDUCTOR STORAGE DEVICE 失效
简体标题：非挥发性半导体存储组件及控制非挥发性半导体存储组件之方法 NONVOLATILE SEMICONDUCTOR STORAGE DEVICE, AND METHOD FOR CONTROLLING NONVOLATILE SEMICONDUCTOR STORAGE DEVICE
公开(公告)号：TW200931600A
公开(公告)日：2009-07-16
申请号：TW097137820
申请日：2008-10-01
申请人：東芝股份有限公司 KABUSHIKI KAISHA TOSHIBA
发明人：水上誠 MIZUKAMI, MAKOTO , 荒井史隆 ARAI, FUMITAKA
IPC分类号： H01L
CPC分类号： H01L27/11578 , G11C5/02 , G11C16/0483 , H01L27/11568 , H01L27/11582 , H01L29/792 , H01L29/7926
摘要：依據本發明之一態樣,提供一種非揮發性半導體儲存元件,其包含:一基板;一堆疊部分,其包含交替堆疊在該基板上之複數個導體層與複數個絕緣層,該複數個導體層與該複數個絕緣層之至少一層形成一標記層;一電荷累積膜,其係形成於一記憶體插拴孔之一內表面上,該記憶體插拴孔係從其一頂面至一底面形成於該堆疊部分中;以及一半導體柱,其係透過該電荷累積膜而形成於該記憶體插拴孔內側。
简体摘要：依据本发明之一态样,提供一种非挥发性半导体存储组件,其包含:一基板;一堆栈部分,其包含交替堆栈在该基板上之复数个导体层与复数个绝缘层,该复数个导体层与该复数个绝缘层之至少一层形成一标记层;一电荷累积膜,其系形成于一内存插拴孔之一内表面上,该内存插拴孔系从其一顶面至一底面形成于该堆栈部分中;以及一半导体柱,其系透过该电荷累积膜而形成于该内存插拴孔内侧。

90. 发明专利

TW200905694A 組合式快閃記憶卡擴充系統 MODULAR FLASH MEMORY CARD EXPANSION SYSTEM 审中-公开
简体标题：组合式快闪记忆卡扩充系统 MODULAR FLASH MEMORY CARD EXPANSION SYSTEM
公开(公告)号：TW200905694A
公开(公告)日：2009-02-01
申请号：TW097118859
申请日：2008-05-22
申请人：金士頓科技股份有限公司 KINGSTON TECHNOLOGY CORPORATION
发明人：鄧雋達 TANG, CHOON TAK , 陳錦昌 CHIN, KAM CHEONG
IPC分类号： G11C
CPC分类号： H05K5/0291 , G11C5/02 , H01R12/721
摘要：本發明係揭露一種記憶卡系統。該記憶卡系統包含至少一快閃記憶卡及一用以固定該至少一記憶卡之模組。該模組包含複數個支撐器。該等支撐器包含用以引導該至少一記憶卡至適當位置之滑軌,及一用以將該至少一記憶卡鎖固於該模組之一閂鎖系統。本發明提供一適用於任一使用標準安全數位卡之組合式快閃記憶卡擴充系統;該快閃記憶卡可為任一快閃式記憶卡,諸如:安全數位卡、微型快閃、多媒體卡、記憶棒或他者。
简体摘要：本发明系揭露一种记忆卡系统。该记忆卡系统包含至少一快闪记忆卡及一用以固定该至少一记忆卡之模块。该模块包含复数个支撑器。该等支撑器包含用以引导该至少一记忆卡至适当位置之滑轨,及一用以将该至少一记忆卡锁固于该模块之一闩锁系统。本发明提供一适用于任一使用标准安全数码卡之组合式快闪记忆卡扩充系统;该快闪记忆卡可为任一快闪式记忆卡,诸如:安全数码卡、微型快闪、多媒体卡、记忆棒或他者。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式