专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明专利

TW200623184A 高頻電路裝置 HIGH FREQUENCY CIRCUIT DEVICE 审中-公开
简体标题：高频电路设备 HIGH FREQUENCY CIRCUIT DEVICE
公开(公告)号：TW200623184A
公开(公告)日：2006-07-01
申请号：TW094132780
申请日：2005-09-22
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：中村陽登 NAKAMURA, KIYOTO , 安岡正純 YASUOKA, MASAZUMI , 三瓶和 SANPEI, HIROKAZU , 茂呂義明 MORO, YOSHIAKI
IPC分类号： H01H , B81B
CPC分类号： H01H1/0036 , B81C99/0085 , B81C2203/0109 , H01H1/20 , H01H59/0009 , H01H2057/006 , H01H2061/006 , H01P1/127 , H01P1/15 , Y10T29/49105
摘要：本發明提供一種可對高頻信號的信號路徑進行切換的微型開關，其具備：電路基板；一對第1貫穿型配線，其在電路基板上互相離開而配置著且以電氣方式分別連接著電路基板的表面和裏面；一對信號線，其在電路基板的表面上在一對第1貫穿型配線連結用的直線上具有間隙以及互相面對而配置著，且以電氣方式分別連接著一對第1貫穿型配線；以及可動部，其在構造上可對電路基板的表面交替地相接觸或相離開，且其在與表面相接觸時可以電氣方式而與一對信號線相連接。
简体摘要：本发明提供一种可对高频信号的信号路径进行切换的微型开关，其具备：电路基板；一对第1贯穿型配线，其在电路基板上互相离开而配置着且以电气方式分别连接着电路基板的表面和里面；一对信号线，其在电路基板的表面上在一对第1贯穿型配线链接用的直在线具有间隙以及互相面对而配置着，且以电气方式分别连接着一对第1贯穿型配线；以及可动部，其在构造上可对电路基板的表面交替地相接触或相离开，且其在与表面相接触时可以电气方式而与一对信号线相连接。

52. 发明专利

TW200609761A 邏輯驗證方法、邏輯模組資料、元件資料以及邏輯驗證裝置 LOGIC TEST METHOD, LOGIC MODULAR DATA, DEVICE DATA, AND LOGIC TEST EQUIPMENT 审中-公开
简体标题：逻辑验证方法、逻辑模块数据、组件数据以及逻辑验证设备 LOGIC TEST METHOD, LOGIC MODULAR DATA, DEVICE DATA, AND LOGIC TEST EQUIPMENT
公开(公告)号：TW200609761A
公开(公告)日：2006-03-16
申请号：TW094130060
申请日：2005-09-02
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：山本和弘 YAMAMOTO, KAZUHIRO
IPC分类号： G06F , G01R
CPC分类号： G06F17/5022
摘要：本發明為使用定義積體電路之機能的元件資料，進行積體電路的邏輯驗證之方法，其步驟包括：一輸入工程，即輸入由多數的邏輯模組資料形的元件資料，該些邏輯模組資料又含有，依硬體記述語言定義所定之機能的第一電路資料，以及包含經時性處理時的時序資料，用含閘電路的邏輯電路定義與該第一電路資料同一機能的第二電路資料；及一選擇工程，在上述之元件資料配置的邏輯模組資料中，選擇該第一電路資料或該第二電路資料的任一方；以及一驗證工程，將選擇的電路資料依據使用的元件資料，進行邏輯驗證動作。
简体摘要：本发明为使用定义集成电路之机能的组件数据，进行集成电路的逻辑验证之方法，其步骤包括：一输入工程，即输入由多数的逻辑模块数据形的组件数据，该些逻辑模块数据又含有，依硬件记述语言定义所定之机能的第一电路数据，以及包含经时性处理时的时序数据，用含门电路的逻辑电路定义与该第一电路数据同一机能的第二电路数据；及一选择工程，在上述之组件数据配置的逻辑模块数据中，选择该第一电路数据或该第二电路数据的任一方；以及一验证工程，将选择的电路数据依据使用的组件数据，进行逻辑验证动作。

53. 发明专利

TW200609720A 測試模擬器、儲存模擬程式的記錄媒體以及半導體元件製造方法 TESTING EMULATOR, EMULATING PROGRAM AND MANVFA CTVRING METHOD OF SEMICONDUCTOR DEVICE 失效
简体标题：测试仿真器、存储仿真进程的记录媒体以及半导体组件制造方法 TESTING EMULATOR, EMULATING PROGRAM AND MANVFA CTVRING METHOD OF SEMICONDUCTOR DEVICE
公开(公告)号：TW200609720A
公开(公告)日：2006-03-16
申请号：TW094127994
申请日：2005-08-17
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：多田秀樹 TADA, HIDEKI , 堀光男 HORI, MITSUO , 片岡孝浩 KATAOKA, TAKAHIRO
IPC分类号： G06F
CPC分类号： G06F11/24 , G01R31/31703 , G06F11/261 , G06F11/277
摘要：一種測試模擬器，模擬半導體元件的測試，包括：測試圖案供給裝置，對模擬半導體元件的動作的元件模擬器供給測試圖案；期望值儲存裝置，把依測試圖案從元件模擬器輸出的輸出信號與預定的期望值相比較的比較時點，對應到比較時點的期望值而儲；邊緣判斷裝置，在比較時點中輸出信號與期望值一致的場合時，判斷輸出信號與期望值一致的邊緣的大小；以及通知裝置，當邊緣的大小比基準值還要小時，把比較時點的邊緣小的標題通知給使用者。
简体摘要：一种测试仿真器，仿真半导体组件的测试，包括：测试图案供给设备，对仿真半导体组件的动作的组件仿真器供给测试图案；期望值存储设备，把依测试图案从组件仿真器输出的输出信号与预定的期望值相比较的比较时点，对应到比较时点的期望值而储；边缘判断设备，在比较时点中输出信号与期望值一致的场合时，判断输出信号与期望值一致的边缘的大小；以及通知设备，当边缘的大小比基准值还要小时，把比较时点的边缘小的标题通知给用户。

54. 发明专利

TW200604544A 故障分析系統以及故障部位表示方法 FAULT ANALYSIS SYSTEM AND DISPLAY METHOD FOR FAULT LOCATINS 审中-公开
简体标题：故障分析系统以及故障部位表示方法 FAULT ANALYSIS SYSTEM AND DISPLAY METHOD FOR FAULT LOCATINS
公开(公告)号：TW200604544A
公开(公告)日：2006-02-01
申请号：TW094118700
申请日：2005-06-07
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：長野克史 NAGANO, KATSUHITO , 小川秀一郎 OGAWA, SHUICHIRO
IPC分类号： G01R , H01L
CPC分类号： G05B19/41875 , G01R31/2894 , G05B2219/36539 , Y02P90/22
摘要：一種半導體裝置的故障部位顯示用的故障分析系統具備：電路位置儲存部，其儲存著半導體裝置所含有的每個電路中半導體裝置之物理位置；故障電路資訊取得部，其取得半導體裝置所含有的故障電路的資訊；以及顯示部，其在半導體裝置的佈局上以物理位置所造成的不同顏色來顯示各故障電路。故障電路資訊取得部取得半導體裝置所含有的故障電路的故障分類，顯示部可在含有”多個半導體裝置的佈局”之晶圓的佈局上以物理位置和故障分類所造成的不同顏色來顯示各故障電路。
简体摘要：一种半导体设备的故障部位显示用的故障分析系统具备：电路位置存储部，其存储着半导体设备所含有的每个电路中半导体设备之物理位置；故障电路信息取得部，其取得半导体设备所含有的故障电路的信息；以及显示部，其在半导体设备的布局上以物理位置所造成的不同颜色来显示各故障电路。故障电路信息取得部取得半导体设备所含有的故障电路的故障分类，显示部可在含有”多个半导体设备的布局”之晶圆的布局上以物理位置和故障分类所造成的不同颜色来显示各故障电路。

55. 发明专利

TW200540436A 老化裝置 BURN-IN DEVICE 审中-公开
简体标题：老化设备 BURN-IN DEVICE
公开(公告)号：TW200540436A
公开(公告)日：2005-12-16
申请号：TW094118841
申请日：2005-06-07
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：北一三 KITA, KAZUMI , 倉伊弘 KURASAWA, TADAHIRO
IPC分类号： G01R
CPC分类号： G01R31/2877 , G01R31/286
摘要：一種老化裝置，其加熱器電力限制部係對應各種被測量元件，以進行限制加熱器之消耗電力的控制，使被測量元件之消耗電力與加熱器之消耗電力的總電力變成定值。此時，加熱器電力限制部以限制各種被測量元件中具有最小消耗電力之被測量元件的消耗電力與加熱器之最大電力的合計電力作為前述總電力，以限定各加熱器的消耗電力者較佳。
简体摘要：一种老化设备，其加热器电力限制部系对应各种被测量组件，以进行限制加热器之消耗电力的控制，使被测量组件之消耗电力与加热器之消耗电力的总电力变成定值。此时，加热器电力限制部以限制各种被测量组件中具有最小消耗电力之被测量组件的消耗电力与加热器之最大电力的合计电力作为前述总电力，以限定各加热器的消耗电力者较佳。

56. 发明专利

TW200540435A 老化裝置的狀態診斷方法 METHOD TO DIAGNOSE STATE OF BURN-IN DEVICE 审中-公开
简体标题：老化设备的状态诊断方法 METHOD TO DIAGNOSE STATE OF BURN-IN DEVICE
公开(公告)号：TW200540435A
公开(公告)日：2005-12-16
申请号：TW094118839
申请日：2005-06-07
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：北一三 KITA, KAZUMI , 倉伊弘 KURASAWA, TADAHIRO
IPC分类号： G01R
CPC分类号： G01R31/2872 , G01R31/2855 , G01R31/2868 , G01R35/00
摘要：一種老化裝置的狀態診斷方法，其係在老化試驗時，對進行該老化試驗之各種被測量元件，分別使其接觸加熱器及溫度感測器，控制該加熱器之消耗電力、進行被測量元件之溫度調整並進行前述老化試驗。當前述被測量元件與加熱器及溫度感應器為非接觸狀態時，配置此等加熱器及溫度感應器以藉由該溫度感應器檢測接觸冷卻液之溫度控制塊的溫度，依該檢測結果診斷溫度感應器是否正常。
简体摘要：一种老化设备的状态诊断方法，其系在老化试验时，对进行该老化试验之各种被测量组件，分别使其接触加热器及温度传感器，控制该加热器之消耗电力、进行被测量组件之温度调整并进行前述老化试验。当前述被测量组件与加热器及温度感应器为非接触状态时，配置此等加热器及温度感应器以借由该温度感应器检测接触冷却液之温度控制块的温度，依该检测结果诊断温度感应器是否正常。

57. 发明专利

TW200532224A 測試裝置 TEST APPARATUS 失效
简体标题：测试设备 TEST APPARATUS
公开(公告)号：TW200532224A
公开(公告)日：2005-10-01
申请号：TW093127621
申请日：2004-09-13
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：上林弘典 KANBAYASHI, HIRONORI , 谷塚浩一 YATSUKA, KOUICHI
IPC分类号： G01R
CPC分类号： G01R31/31928 , G01R31/31922
摘要：一種測試裝置，用於測試電子元件，本測試裝置包括：多個測試模組、基準時脈產生部、產生電路、多個時序提供部，以及控制部。多個測試模組係把用於測試電子元件的測試圖案供給至電子元件。基準時脈產生部係用以產生基準時脈。產生電路係根據基準時脈，產生使測試模組動作的時序信號。多個時序提供部係對應測試模組而設置，並將時序信號供給到對應的測試模組。控制部係使各測試模組依照時序信號輸出測試圖案的時序約略相同，以此方式控制時序提供部供給到各測試模組的時序信號的相位。
简体摘要：一种测试设备，用于测试电子组件，本测试设备包括：多个测试模块、基准时脉产生部、产生电路、多个时序提供部，以及控制部。多个测试模块系把用于测试电子组件的测试图案供给至电子组件。基准时脉产生部系用以产生基准时脉。产生电路系根据基准时脉，产生使测试模块动作的时序信号。多个时序提供部系对应测试模块而设置，并将时序信号供给到对应的测试模块。控制部系使各测试模块依照时序信号输出测试图案的时序约略相同，以此方式控制时序提供部供给到各测试模块的时序信号的相位。

58. 发明专利

TW200530612A 測定裝置、測定方法、及試驗裝置 MEASURING DEVICE, MEASURING METHOD, AND TEST APPARATUS 审中-公开
简体标题：测定设备、测定方法、及试验设备 MEASURING DEVICE, MEASURING METHOD, AND TEST APPARATUS
公开(公告)号：TW200530612A
公开(公告)日：2005-09-16
申请号：TW094103342
申请日：2005-02-03
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：山根知之 YAMANE, TOMOYUKI , 新島啓克 NIIJIMA, HIROKATSU
IPC分类号： G01R
CPC分类号： G01R29/26
摘要：提供一種測定裝置，以同步於輸出信號產生第一觸發(strobe)信號與第二觸發信號，每在電子元件使輸出信號以複數次輸出時，使觸發信號之相位加以順次變化，使輸出信號之信號準位，在觸發信號之各相位加以複數次取得，對於第一觸發信號之輸出信號的信號準位為H準位之次數，每在第一觸發信號之相位加以計數，對於第二觸發信號之輸出信號的信號準位為L準位之次數，每在第二觸發信號之相位加以計數，基於所計數之次數，加以算出輸出信號波形之變化點，起伏變動量、及起伏變動分布。以一次試驗加以測定輸出信號波形的變化點、起伏變動量、及起伏變動分布。
简体摘要：提供一种测定设备，以同步于输出信号产生第一触发(strobe)信号与第二触发信号，每在电子组件使输出信号以复数次输出时，使触发信号之相位加以顺次变化，使输出信号之信号准位，在触发信号之各相位加以复数次取得，对于第一触发信号之输出信号的信号准位为H准位之次数，每在第一触发信号之相位加以计数，对于第二触发信号之输出信号的信号准位为L准位之次数，每在第二触发信号之相位加以计数，基于所计数之次数，加以算出输出信号波形之变化点，起伏变动量、及起伏变动分布。以一次试验加以测定输出信号波形的变化点、起伏变动量、及起伏变动分布。

59. 发明专利

TWI235238B 連接單元、被測量元件搭載板、探針卡以及元件介面部 CONNECTION UNIT, CARRY BOARD FOR A DEVICE TO BE TESTED, PROBE CARD AND INTERFACE PART 失效
简体标题：连接单元、被测量组件搭载板、探针卡以及组件界面部 CONNECTION UNIT, CARRY BOARD FOR A DEVICE TO BE TESTED, PROBE CARD AND INTERFACE PART
公开(公告)号：TWI235238B
公开(公告)日：2005-07-01
申请号：TW092129714
申请日：2003-10-27
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：福島健太郎 FUKUSHIMA, KENTARO , 星野正史 HOSHINO, MASASHI
IPC分类号： G01R
CPC分类号： G01R31/2889 , G01R31/31905 , H01L2224/16225 , H01L2224/16235 , H01L2924/00014 , H01L2224/0401
摘要：一種連接單元，適用於電性連接一被測量元件搭載板及一試驗裝置，其中被測量元件搭載板係載置一IC插座，且試驗裝置是把一電子元件保持於IC插座上。連接單元包括：一保持基板，面向被測量元件搭載板而設置、以及一連接單元側的連接器，設於保持基板上，且於保持基板上的位置為可變更，適用於與被測量元件搭載板所具備的一性能板側的連接器相連接。
简体摘要：一种连接单元，适用于电性连接一被测量组件搭载板及一试验设备，其中被测量组件搭载板系载置一IC插座，且试验设备是把一电子组件保持于IC插座上。连接单元包括：一保持基板，面向被测量组件搭载板而设置、以及一连接单元侧的连接器，设于保持基板上，且于保持基板上的位置为可变更，适用于与被测量组件搭载板所具备的一性能板侧的连接器相连接。

60. 发明专利

TW200521459A 延遲電路以及測試裝置 DELAY CIRCUIT AND TESTING DEVICE 失效
简体标题：延迟电路以及测试设备 DELAY CIRCUIT AND TESTING DEVICE
公开(公告)号：TW200521459A
公开(公告)日：2005-07-01
申请号：TW093139598
申请日：2004-12-20
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：須田昌克 SUDA, MASAKATSU , 寒竹秀介 KANTAKE, SHUSUKE
IPC分类号： G01R
CPC分类号： H03K5/133 , G01R31/3191 , G01R31/31922 , G01R31/31937 , H03K2005/00026 , H03K2005/00039 , H03K2005/00058 , H03K2005/0013 , H03K2005/00202 , H03K2005/00267
摘要：本發明提供一種延遲電路，其對應於所期望的延遲時間設定使輸入信號延遲且輸出，包括：延遲元件，其使該輸入信號延遲一以所施加的供給電流為基準的延遲時間且輸出該輸入信號；電流供給部，其產生該供給電流；電壓產生部，其產生一種對應於該延遲時間設定的基本電壓；以及控制部，其使電流供給部產生供給電流，根據電流供給部的特性，使基本電壓變換成控制電壓，以供給至電流供給部。電流供給部具有所定的導電特性且具有第1MOS電晶體，其供給汲極電流至延遲元件以作為該供給電流。該控制部產生第1MOS電晶體在飽和區域動作時之第1控制電壓，該第1控制電壓可供給至第1MOS電晶體的閘極端。
简体摘要：本发明提供一种延迟电路，其对应于所期望的延迟时间设置使输入信号延迟且输出，包括：延迟组件，其使该输入信号延迟一以所施加的供给电流为基准的延迟时间且输出该输入信号；电流供给部，其产生该供给电流；电压产生部，其产生一种对应于该延迟时间设置的基本电压；以及控制部，其使电流供给部产生供给电流，根据电流供给部的特性，使基本电压变换成控制电压，以供给至电流供给部。电流供给部具有所定的导电特性且具有第1MOS晶体管，其供给汲极电流至延迟组件以作为该供给电流。该控制部产生第1MOS晶体管在饱和区域动作时之第1控制电压，该第1控制电压可供给至第1MOS晶体管的闸极端。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式