专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

TW452941B 非揮發性記憶裝置及其製造方法有权
简体标题：非挥发性记忆设备及其制造方法
公开(公告)号：TW452941B
公开(公告)日：2001-09-01
申请号：TW088108372
申请日：1999-11-20
申请人：布萊特微電子股份有限公司
发明人：馬育耶 , 福本隆弘
IPC分类号： H01L
CPC分类号： H01L27/11521 , H01L21/28273 , H01L27/115 , Y10S257/90
摘要：一種非揮發性記憶裝置，具有較少接觸之自我對準陣列，且為三複晶矽，並由源極側注入，並包括一金屬覆蓋字元線，包括:排列成列之具有第一、第二、與第三層複晶矽之複數個堆疊;一汲極區域，係位於每對複晶矽堆疊之二堆疊間，且此汲極區域係以自我對準之方式形成於該二堆疊之邊緣間;以及一源極區，係利用形成在相鄰二複晶矽堆疊間之側壁間隔物以自我對準之方式形成，因此該源極區與二相鄰之複晶矽堆疊對間之距離相等。
简体摘要：一种非挥发性记忆设备，具有较少接触之自我对准数组，且为三复晶硅，并由源极侧注入，并包括一金属覆盖字符线，包括:排列成列之具有第一、第二、与第三层复晶硅之复数个堆栈;一汲极区域，系位于每对复晶硅堆栈之二堆栈间，且此汲极区域系以自我对准之方式形成于该二堆栈之边缘间;以及一源极区，系利用形成在相邻二复晶硅堆栈间之侧壁间隔物以自我对准之方式形成，因此该源极区与二相邻之复晶硅堆栈对间之距离相等。

22. 发明专利

TW312050B 一具有五最小平方單位摺疊式位元線之動態隨機存取記憶體晶格失效
简体标题：一具有五最小平方单位折叠式比特线之动态随机存取内存晶格
公开(公告)号：TW312050B
公开(公告)日：1997-08-01
申请号：TW084110264
申请日：1995-10-02
申请人：萬國商業機器公司
发明人：溫黛.菲立浦.諾伯
IPC分类号： H01L
CPC分类号： H01L27/10861 , H01L27/10829 , H01L27/10873 , Y10S257/90
摘要：本發明是一種動態隨機存取記憶體晶格，其包含有一電晶體，具有一閘極，該閘極具有一各別的閘極導電部片段，以及一導電分隔軌條字元線，與該片段式閘極相接觸。該字元線連接部係由方向性蝕刻一個沿著位在閘極片段上方之側壁延伸的導電部而形成的。該側壁係由蝕刻出一個位在心部內的溝而形成的。此結構可使其能設計出一個具有五最小平方單位的摺疊式位元線動態隨機存取記憶體晶格。
简体摘要：本发明是一种动态随机存取内存晶格，其包含有一晶体管，具有一闸极，该闸极具有一各别的闸极导电部片段，以及一导电分隔轨条字符线，与该片段式闸极相接触。该字符线连接部系由方向性蚀刻一个沿着位在闸极片段上方之侧壁延伸的导电部而形成的。该侧壁系由蚀刻出一个位在心部内的沟而形成的。此结构可使其能设计出一个具有五最小平方单位的折叠式比特线动态随机存取内存晶格。

23. 发明专利

TW218426B 影像感測裝置及其製造方法失效
简体标题：影像传感设备及其制造方法
公开(公告)号：TW218426B
公开(公告)日：1994-01-01
申请号：TW082100106
申请日：1993-01-09
申请人：三星電子股份有限公司
发明人：吳興權 , 慎宗哲
IPC分类号： H01L
CPC分类号： H01L29/513 , H01L21/28202 , H01L27/148 , H01L29/518 , H01L29/66954 , Y10S148/114 , Y10S257/90
摘要：本發明係揭示一種電荷耦合裝置(CCD)及其製造方法，其中改良此裝置的特徵，使電荷傳輸功率保持極佳狀態。一種製造影像感測器的方法包含以下步驟，第一氧化薄膜(22)和第一氮化薄膜(23)一層接一層地在半導體基板(21)上形成薄膜；形成很多第一柵電極(24)以預定的區間排列在第一氮化薄膜(23)上；形成第二氧化薄膜(25)，僅在每一個第一柵電極(24)的上表面和邊壁上形成；移去在第一柵電極(24)之間曝光的第一氮化薄膜(23)；在曝光的第一氧化薄膜(22)和第二氧化薄膜(25)上形成第二氮化薄膜(26)；及在相鄰第一柵電極(24)之間的第二氮化薄膜(26)上形成很多第二柵電極(27)。得到一種影像感測器，其柵電極之間的漏電流密度降低，且改善了柵介電薄膜的介電特性。
简体摘要：本发明系揭示一种电荷耦合设备(CCD)及其制造方法，其中改良此设备的特征，使电荷传输功率保持极佳状态。一种制造影像传感器的方法包含以下步骤，第一氧化薄膜(22)和第一氮化薄膜(23)一层接一层地在半导体基板(21)上形成薄膜；形成很多第一栅电极(24)以预定的区间排列在第一氮化薄膜(23)上；形成第二氧化薄膜(25)，仅在每一个第一栅电极(24)的上表面和边壁上形成；移去在第一栅电极(24)之间曝光的第一氮化薄膜(23)；在曝光的第一氧化薄膜(22)和第二氧化薄膜(25)上形成第二氮化薄膜(26)；及在相邻第一栅电极(24)之间的第二氮化薄膜(26)上形成很多第二栅电极(27)。得到一种影像传感器，其栅电极之间的漏电流密度降低，且改善了栅介电薄膜的介电特性。

24. 发明专利

TW200810119A 包含雙應激物的N通道MOSFETS及其形成方法 N-CHANNEL MOSFETS COMPRISING DUAL STRESSORS, AND METHODS FOR FORMING THE SAME 审中-公开
简体标题：包含双应激物的N信道MOSFETS及其形成方法 N-CHANNEL MOSFETS COMPRISING DUAL STRESSORS, AND METHODS FOR FORMING THE SAME
公开(公告)号：TW200810119A
公开(公告)日：2008-02-16
申请号：TW096116079
申请日：2007-05-07
申请人：萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：李金宏 LI, JINGHONG H. , 劉耀成 LIU, YAOCHENG , 洛志中 LUO, ZHIJIONG , 安妮塔瑪丹 MADAN, ANITA , 尼莫羅媚多 ROVEDO, NIVO
IPC分类号： H01L
CPC分类号： H01L21/823814 , H01L21/26506 , H01L21/324 , H01L21/823807 , H01L29/665 , H01L29/6656 , H01L29/6659 , H01L29/66636 , H01L29/7833 , H01L29/7848 , Y10S257/90
摘要：本發明係關於包含至少一個n通道場效電晶體(n-FET)之半導體元件。該n-FET尤其包含第一和第二圖案化應激層,兩者都包含替代碳及拉伸應力單晶半導體。第一圖案化應激層具有第一碳濃度,並且位於n-FET之源極和汲極(S/D)延伸區域之第一深度。第二圖案化應激層具有第二較高碳濃度,並且位於n-FET之源極汲極(S/D)延伸區域之第二較深深度。如此具有不同的碳濃度以及不同深度的第一和第二圖案化應激層的n-FET,提供了改善的應力分布(profile)以强化在n-FET的通道區域的電子遷移率。
简体摘要：本发明系关于包含至少一个n信道场效应管(n-FET)之半导体组件。该n-FET尤其包含第一和第二图案化应激层,两者都包含替代碳及拉伸应力单晶半导体。第一图案化应激层具有第一碳浓度,并且位于n-FET之源极和汲极(S/D)延伸区域之第一深度。第二图案化应激层具有第二较高碳浓度,并且位于n-FET之源极汲极(S/D)延伸区域之第二较深深度。如此具有不同的碳浓度以及不同深度的第一和第二图案化应激层的n-FET,提供了改善的应力分布(profile)以强化在n-FET的信道区域的电子迁移率。

25. 发明专利

TWI289929B 半導體記憶裝置及其製造方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME 失效
简体标题：半导体记忆设备及其制造方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME
公开(公告)号：TWI289929B
公开(公告)日：2007-11-11
申请号：TW092124136
申请日：2003-08-29
申请人：富士通股份有限公司 FUJITSU LTD. , 史班遜有限公司 SPANSION LLC , 高級微裝置公司 ADVANCED MICRO DEVICES, INC.
发明人：小森秀樹 HIDEKI KOMORI , 島田久幸 HISAYUKI SHIMADA , 孫禹 YU SUN , 木下博幸 HIROYUKI KINOSHITA
IPC分类号： H01L
CPC分类号： H01L27/11521 , H01L21/823425 , H01L21/823468 , H01L27/115 , H01L27/11568 , Y10S257/90
摘要：本發明係提供一種半導體裝置及其製造方法，本發明係使汲極(7)具有：低濃度雜質區域(7a)，其係整合於控制閘極(5)而形成，為低濃度且較淺；以及，高濃度雜質區域(7b)，其係整合於側壁膜(8)而形成，比低濃度雜質區域(7a)具更高濃度且較深，藉此可在低濃度雜質區域(7a)改善短通道效應而提升程式設計效率，且於高濃度雜質區域(7b)設置汲極接觸孔形成部位(70)，而減低汲極(7)之接觸電阻。
简体摘要：本发明系提供一种半导体设备及其制造方法，本发明系使汲极(7)具有：低浓度杂质区域(7a)，其系集成于控制闸极(5)而形成，为低浓度且较浅；以及，高浓度杂质区域(7b)，其系集成于侧壁膜(8)而形成，比低浓度杂质区域(7a)具更高浓度且较深，借此可在低浓度杂质区域(7a)改善短信道效应而提升编程效率，且于高浓度杂质区域(7b)设置汲极接触孔形成部位(70)，而减低汲极(7)之接触电阻。

26. 发明专利

TWI287290B 金屬絕緣半導體(MIS)型半導體裝置及其製造方法有权
简体标题：金属绝缘半导体(MIS)型半导体设备及其制造方法
公开(公告)号：TWI287290B
公开(公告)日：2007-09-21
申请号：TW092103936
申请日：2003-02-25
申请人：日立製作所股份有限公司 HITACHI, LTD.
发明人：土屋龍太 TSUCHIYA, RYUTA , 堀內勝忠 HORIUCHI, MASATADA
IPC分类号： H01L
CPC分类号： H01L29/6659 , H01L21/823864 , H01L29/4983 , H01L29/665 , H01L29/6656 , Y10S257/90
摘要：本發明之技術課題在，抑制MIS型電晶體之短通道效果，及減小閘極之邊緣(fringing)電容，可以達成信號延遲的高速化。
對MIS型電晶體，以具有高介電常數之絕緣膜形成側壁間隔片(sidewall spacer)，而以此為導入端，形成雜質擴散層領域。為了達成高驅動電流，高介電常數的側壁間隔片之側壁，係必需要最佳膜厚度(5至15 nm)，故其外側之側壁間隔片，則以介電常數小的絕緣膜(矽氧化膜)構成。
本發明可以充分抑制短通道效果，達成源極．汲極雜散電阻之抑制。而且，因為可以將雜散電容抑制在較低值，因此可以同時達成高驅動力。
简体摘要：本发明之技术课题在，抑制MIS型晶体管之短信道效果，及减小闸极之边缘(fringing)电容，可以达成信号延迟的高速化。对MIS型晶体管，以具有高介电常数之绝缘膜形成侧壁间隔片(sidewall spacer)，而以此为导入端，形成杂质扩散层领域。为了达成高驱动电流，高介电常数的侧壁间隔片之侧壁，系必需要最佳膜厚度(5至15 nm)，故其外侧之侧壁间隔片，则以介电常数小的绝缘膜(硅氧化膜)构成。本发明可以充分抑制短信道效果，达成源极．汲极杂散电阻之抑制。而且，因为可以将杂散电容抑制在较低值，因此可以同时达成高驱动力。

27. 发明专利

TWI283479B 半導體裝置及其形成方法 SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF 有权
简体标题：半导体设备及其形成方法 SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF
公开(公告)号：TWI283479B
公开(公告)日：2007-07-01
申请号：TW094146504
申请日：2005-12-26
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：王志豪 WANG, CHIH HAO , 王大維 WANG, TA WEI , 蔡慶威 TSAI, CHING WEI
IPC分类号： H01L
CPC分类号： H01L29/7843 , H01L29/41766 , H01L29/456 , H01L29/6653 , H01L29/6656 , H01L29/6659 , H01L29/66636 , H01L29/7833 , Y10S257/90
摘要：本發明提供一種半導體裝置及其形成方法，此半導體裝置包括基底，閘極電極形成於基底上，閘極間隔物形成於閘極電極的兩側，源/汲極區域形成於基底中，以及導電區域形成於源/汲極區域上，導電區域包括第一導電部以及第二導電部，其中第二導電部形成於第一導電部以及閘極間隔物之間，第一導電部的頂部表面是低於第二導電部的頂部表面，且上述二頂部表面相差一臺階的高度。
简体摘要：本发明提供一种半导体设备及其形成方法，此半导体设备包括基底，闸极电极形成于基底上，闸极间隔物形成于闸极电极的两侧，源/汲极区域形成于基底中，以及导电区域形成于源/汲极区域上，导电区域包括第一导电部以及第二导电部，其中第二导电部形成于第一导电部以及闸极间隔物之间，第一导电部的顶部表面是低于第二导电部的顶部表面，且上述二顶部表面相差一台阶的高度。

28. 发明专利

TWI270145B 低閘極引發汲極漏電流金屬氧化半導體場效應電晶體之結構及其製造方法 LOW-GIDL MOSFET STRUCTURE AND METHOD FOR FABRICATION 有权
简体标题：低闸极引发汲极漏电流金属氧化半导体场效应晶体管之结构及其制造方法 LOW-GIDL MOSFET STRUCTURE AND METHOD FOR FABRICATION
公开(公告)号：TWI270145B
公开(公告)日：2007-01-01
申请号：TW093100591
申请日：2004-01-09
申请人：萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：歐馬H 多庫馬契 DOKUMACI, OMER H. , 布魯斯B 多利斯 DORIS, BRUCE B. , 歐雷格格魯宣柯夫 GLUSCHENKOV, OLEG , 傑克A 曼得門 MANDELMAN, JACK A. , 卡爾瑞登斯 RADENS, CARL
IPC分类号： H01L
CPC分类号： H01L29/4983 , H01L21/26586 , H01L21/28105 , H01L29/66484 , H01L29/665 , H01L29/6656 , H01L29/6659 , H01L29/7831 , H01L29/7836 , Y10S257/90
摘要：一種低閘極引發汲極漏電流金屬氧化半導體場效應電晶之結構及其製造方法，提供了一低閘極引發汲極漏電流。金屬氧化半導體場效應電晶體之結構包含一中間閘極導體，其邊緣係輕微覆蓋源/汲極擴散，以及左及右側翼閘極導體以與中間閘極導體一絕緣及擴散障蔽薄層分隔。
简体摘要：一种低闸极引发汲极漏电流金属氧化半导体场效应电晶之结构及其制造方法，提供了一低闸极引发汲极漏电流。金属氧化半导体场效应晶体管之结构包含一中间闸极导体，其边缘系轻微覆盖源/汲极扩散，以及左及右侧翼闸极导体以与中间闸极导体一绝缘及扩散障蔽薄层分隔。

29. 发明专利

TW200620653A 升起式源極/汲極之製造方法及其在半導體元件之應用 METHOD OF FORMING A RAISED SOURCE/DRAIN AND A SEMICONDUCTOR DEVICE EMPLOYING THE SAME 审中-公开
简体标题：升起式源极/汲极之制造方法及其在半导体组件之应用 METHOD OF FORMING A RAISED SOURCE/DRAIN AND A SEMICONDUCTOR DEVICE EMPLOYING THE SAME
公开(公告)号：TW200620653A
公开(公告)日：2006-06-16
申请号：TW094114562
申请日：2005-05-05
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：丁煜明 TING, STEVEMING
IPC分类号： H01L
CPC分类号： H01L29/6659 , H01L29/045 , H01L29/665 , H01L29/66628 , H01L29/7834 , Y10S257/90
摘要：一種製造升起式源極／汲極鄰近於基材上之電晶體之閘極的間隙壁之方法，以及應用此升起式源極／汲極之積體電路的半導體元件。在一實施例中，本方法包括定位閘極，以使此閘極之方位實質上沿著基材之＜100＞方向。本發明亦包括提供半導體材料鄰近於閘極之間隙壁，以在實質上沿著基材之＜100＞方向的方位上形成升起式源極／汲極之升起式源極／汲極層。
简体摘要：一种制造升起式源极／汲极邻近于基材上之晶体管之闸极的间隙壁之方法，以及应用此升起式源极／汲极之集成电路的半导体组件。在一实施例中，本方法包括定位闸极，以使此闸极之方位实质上沿着基材之＜100＞方向。本发明亦包括提供半导体材料邻近于闸极之间隙壁，以在实质上沿着基材之＜100＞方向的方位上形成升起式源极／汲极之升起式源极／汲极层。

30. 发明专利

TWI247385B 包含多個具有不同間隙壁之場效電晶體的半導體元件結構 SEMICONDUCTOR DEVICE STRUCTURE INCLUDING MULTIPLE FETS HAVING DIFFERENT SPACER WIDTHS 失效
简体标题：包含多个具有不同间隙壁之场效应管的半导体组件结构 SEMICONDUCTOR DEVICE STRUCTURE INCLUDING MULTIPLE FETS HAVING DIFFERENT SPACER WIDTHS
公开(公告)号：TWI247385B
公开(公告)日：2006-01-11
申请号：TW092128329
申请日：2003-10-13
申请人：萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：方嘉新 FUNG, KA HING , 吉爾伯波西V GILBERT, PERCY V.
IPC分类号： H01L
CPC分类号： H01L21/823864 , Y10S257/90
摘要：一種半導體元件結構，係包含至少兩場效電晶體形成於相同基板上，第一場效電晶體包含具有第一寬度之間隙壁，第二場效電晶體具有第二寬度之間隙壁，第一寬度不同於第二寬度。第一寬度較佳小於第二寬度。
简体摘要：一种半导体组件结构，系包含至少两场效应管形成于相同基板上，第一场效应管包含具有第一宽度之间隙壁，第二场效应管具有第二宽度之间隙壁，第一宽度不同于第二宽度。第一宽度较佳小于第二宽度。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式