专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

TW200917381A 覆晶封裝製程 FLIP CHIP PACKAGE PROCESS 审中-公开
简体标题：覆晶封装制程 FLIP CHIP PACKAGE PROCESS
公开(公告)号：TW200917381A
公开(公告)日：2009-04-16
申请号：TW096136976
申请日：2007-10-02
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：唐和明 TONG, HO MING , 趙興華 CHAO, SHIN HUA , 李明錦 LEE, MING CHIANG , 黃泰源 HUANG, TAI YUAN , 劉昭源 LIU, CHAO YUAN , 黃詠政 HUANG, YUNG CHENG , 李德章 LEE, TECK-CHONG , 高仁傑 KAO, JEN CHIEH , 陳昭雄 CHEN, JAU SHOUNG
IPC分类号： H01L
CPC分类号： H01L21/561 , H01L21/4853 , H01L21/568 , H01L23/3128 , H01L23/3135 , H01L24/81 , H01L24/97 , H01L2224/16225 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2224/92125 , H01L2224/97 , H01L2924/01023 , H01L2924/01033 , H01L2924/15311 , H01L2224/81 , H01L2224/83 , H01L2924/00
摘要：一種覆晶封裝製程,其係至少包含下列步驟:首先,提供一包含有至少一基板單元之基板條;接著,設置至少一晶片於該基板單元,該晶片係電性連接該基板單元;之後,設置一模板於該基板條之一上表面,該模板與該基板條之間係具有一氣隙,該模板具有至少一開口及一抽氣槽孔,該氣隙係連通該開口及該抽氣槽孔,且該晶片係位於該開口內;最後,形成一膠體於該模板之該開口以包覆該晶片,並藉由該抽氣槽孔及該氣隙進行一抽真空步驟,以防止空氣被包覆於該膠體中而形成氣泡。
简体摘要：一种覆晶封装制程,其系至少包含下列步骤:首先,提供一包含有至少一基板单元之基板条;接着,设置至少一芯片于该基板单元,该芯片系电性连接该基板单元;之后,设置一模板于该基板条之一上表面,该模板与该基板条之间系具有一气隙,该模板具有至少一开口及一抽气槽孔,该气隙系连通该开口及该抽气槽孔,且该芯片系位于该开口内;最后,形成一胶体于该模板之该开口以包覆该芯片,并借由该抽气槽孔及该气隙进行一抽真空步骤,以防止空气被包覆于该胶体中而形成气泡。

22. 发明专利

TW200916803A 積體電路(IC)測試座及其測試介面 IC SOCKET AND TEST INTERFACE THEREOF 审中-公开
简体标题：集成电路(IC)测试座及其测试界面 IC SOCKET AND TEST INTERFACE THEREOF
公开(公告)号：TW200916803A
公开(公告)日：2009-04-16
申请号：TW096137181
申请日：2007-10-03
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：蔡曜鴻 TSAI, YAO HONG , 莊慶文 CHUANG, CHING WE , 張修明 CHANG, HSIU MING
IPC分类号： G01R
摘要：本發明提供一種積體電路(IC)測試座及其測試介面。該IC測試座包含一測試座本體,其具有一頂面、一底面及貫穿該頂面及底面的一開口。該IC測試介面係設置於該測試座本體之開口內,其包含第一、第二非導電性撓性板片及複數個導電球體。該第一、第二非導電性撓性板片分別具有一頂面與一底面,且設有與受測IC封裝件底部的複數個接點相對應的複數個第一、第二貫孔。該些第一、第二貫孔的數目相同,且藉由第一、第二非導電性撓性板片之結合而垂直對位,可將該些導電球體收容固定於垂直對位的該些第一、第二貫孔之間,且每一導電球體的一端突伸出該測試座本體的頂面,用以與受測IC封裝件底部的對應接點電性接觸,而另一端突伸出該測試座本體的底面用以與測試板上的對應接點電性接觸。
简体摘要：本发明提供一种集成电路(IC)测试座及其测试界面。该IC测试座包含一测试座本体,其具有一顶面、一底面及贯穿该顶面及底面的一开口。该IC测试界面系设置于该测试座本体之开口内,其包含第一、第二非导电性挠性板片及复数个导电球体。该第一、第二非导电性挠性板片分别具有一顶面与一底面,且设有与受测IC封装件底部的复数个接点相对应的复数个第一、第二贯孔。该些第一、第二贯孔的数目相同,且借由第一、第二非导电性挠性板片之结合而垂直对位,可将该些导电球体收容固定于垂直对位的该些第一、第二贯孔之间,且每一导电球体的一端突伸出该测试座本体的顶面,用以与受测IC封装件底部的对应接点电性接触,而另一端突伸出该测试座本体的底面用以与测试板上的对应接点电性接触。

23. 发明专利

TW200915449A 晶圓級之封裝方法 METHOD OF FABRICATING WAFER LEVEL PACKAGE 审中-公开
简体标题：晶圆级之封装方法 METHOD OF FABRICATING WAFER LEVEL PACKAGE
公开(公告)号：TW200915449A
公开(公告)日：2009-04-01
申请号：TW096136399
申请日：2007-09-28
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：陳昭雄 CHEN, JAU SHOUNG , 沈啓智 SHEN, CHI CHIH
IPC分类号： H01L
CPC分类号： H01L24/94 , H01L2224/32145 , H01L2224/48 , H01L2224/48479 , H01L2224/73265 , H01L2224/85 , H01L2224/85051 , H01L2224/92247 , H01L2225/06568 , H01L2924/181 , H01L2224/48471 , H01L2924/00012
摘要：一種晶圓級之封裝方法,包括下列步驟。首先,提供一晶圓,晶圓包括數個晶片單元,其中晶圓具有一第一表面及一第二表面。接著,形成數個連接元件於晶圓之第一表面上。然後,透過連接元件測試晶片單元。接著,切割晶圓以形成數個晶粒。每一晶粒具有第一表面及第二表面,且對應於每一晶粒之數個連接元件係設置於第一表面。
简体摘要：一种晶圆级之封装方法,包括下列步骤。首先,提供一晶圆,晶圆包括数个芯片单元,其中晶圆具有一第一表面及一第二表面。接着,形成数个连接组件于晶圆之第一表面上。然后,透过连接组件测试芯片单元。接着,切割晶圆以形成数个晶粒。每一晶粒具有第一表面及第二表面,且对应于每一晶粒之数个连接组件系设置于第一表面。

24. 发明专利

TW200914834A 檢測裝置及方法 DETECTING DEVICE AND METHOD 审中-公开
简体标题：检测设备及方法 DETECTING DEVICE AND METHOD
公开(公告)号：TW200914834A
公开(公告)日：2009-04-01
申请号：TW096136395
申请日：2007-09-28
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：簡寶塔 CHIEN, PAO TA , 張維新 CHANG, WEI HSIN , 楊純芬 YANG, CHUN FEN , 文秉正 WEN, PING CHENG
IPC分类号： G01R
摘要：一種檢測裝置及方法,係用以檢測一封裝件,此封裝件包括數個錫球。檢測裝置包括一檢測元件及一轉接元件。轉接元件係用以電性連接封裝件與檢測元件,且轉接元件包括一轉接板、一承載座及數個卡接件。承載座係設置於轉接板上,且承載座具有一開槽。封裝件係放置於開槽中。數個卡接件係電性連接於轉接板且對應此些錫球貫穿承載座並朝向此些錫球凸出於開槽之內底面,用以活動式卡接此些錫球,以使此些錫球與轉接板電性連接。檢測元件係透過轉接板、此些卡接件及此些錫球以對封裝件進行檢測。
简体摘要：一种检测设备及方法,系用以检测一封装件,此封装件包括数个锡球。检测设备包括一检测组件及一转接组件。转接组件系用以电性连接封装件与检测组件,且转接组件包括一转接板、一承载座及数个卡接件。承载座系设置于转接板上,且承载座具有一开槽。封装件系放置于开槽中。数个卡接件系电性连接于转接板且对应此些锡球贯穿承载座并朝向此些锡球凸出于开槽之内底面,用以活动式卡接此些锡球,以使此些锡球与转接板电性连接。检测组件系透过转接板、此些卡接件及此些锡球以对封装件进行检测。

25. 发明专利

TWI307806B 微型攝影模組 COMPACT CAMERA MODULE 失效
简体标题：微型摄影模块 COMPACT CAMERA MODULE
公开(公告)号：TWI307806B
公开(公告)日：2009-03-21
申请号：TW094128174
申请日：2005-08-18
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：鄭明祥 CHENG, MING-HSIANG
IPC分类号： G03B , H01L
CPC分类号： H01L2224/48091 , H01L2224/4824 , H01L2224/50 , H01L2224/73215 , H01L2224/73265 , H01L2924/00014
摘要：一種微型攝影模組主要包含一承載基板、一影像感測晶片、一轉接基板及一鏡片模組。該影像感測晶片係設置於該承載基板上,該轉接基板係電性連接該影像感測晶片之複數個銲墊與該承載基板之複數個連接墊,其中該轉接基板係設置有至少一被動元件,該鏡片模組係結合至該承載基板,以氣閉密封該影像感測晶片、該轉接基板與該被動元件。由於該些被動元件可設置在該轉接基板,因此可省略習知銲線元件與縮小該承載基板之尺寸。
简体摘要：一种微型摄影模块主要包含一承载基板、一影像传感芯片、一转接基板及一镜片模块。该影像传感芯片系设置于该承载基板上,该转接基板系电性连接该影像传感芯片之复数个焊垫与该承载基板之复数个连接垫,其中该转接基板系设置有至少一被动组件,该镜片模块系结合至该承载基板,以气闭密封该影像传感芯片、该转接基板与该被动组件。由于该些被动组件可设置在该转接基板,因此可省略习知焊线组件与缩小该承载基板之尺寸。

26. 发明专利

TW200913185A 具有熱管結構之散熱裝置及其製程 HEAT DISSIPATION DEVICE WITH HEAT-PIPE AND MANUFACTURING PROCESS THEREOF 审中-公开
简体标题：具有热管结构之散热设备及其制程 HEAT DISSIPATION DEVICE WITH HEAT-PIPE AND MANUFACTURING PROCESS THEREOF
公开(公告)号：TW200913185A
公开(公告)日：2009-03-16
申请号：TW096132908
申请日：2007-09-04
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：張佐銘 CHANG, TSO MING
IPC分类号： H01L
摘要：一種具有熱管結構之散熱裝置製程,其至少包含下列步驟:首先,提供一具有複數個通孔及複數個第一凹槽之第一矽晶圓,該些第一凹槽係形成於該第一矽晶圓之一下表面;接著,提供一具有一導流槽及複數個第二凹槽之第二矽晶圓,該導流槽與該些第二凹槽係形成於該第二矽晶圓之一上表面,該導流槽係連通該些第二凹槽;之後,結合該第一矽晶圓與該第二矽晶圓,其中該些第一凹槽係對應結合該些第二凹槽以形成複數個熱管結構,該些通孔係連通該導流槽;接著,形成一氣密封裝材料於該些通孔;之後,填充一工作流體於該些熱管結構;最後,加熱該氣密封裝材料,使該氣密封裝材料填塞至該導流槽以將該工作流體限位於該些熱管結構中。本發明係利用晶圓製程直接形成具有熱管結構之散熱裝置,其係具有降低成本及簡化製程功效。
简体摘要：一种具有热管结构之散热设备制程,其至少包含下列步骤:首先,提供一具有复数个通孔及复数个第一凹槽之第一硅晶圆,该些第一凹槽系形成于该第一硅晶圆之一下表面;接着,提供一具有一导流槽及复数个第二凹槽之第二硅晶圆,该导流槽与该些第二凹槽系形成于该第二硅晶圆之一上表面,该导流槽系连通该些第二凹槽;之后,结合该第一硅晶圆与该第二硅晶圆,其中该些第一凹槽系对应结合该些第二凹槽以形成复数个热管结构,该些通孔系连通该导流槽;接着,形成一气密封装材料于该些通孔;之后,填充一工作流体于该些热管结构;最后,加热该气密封装材料,使该气密封装材料填塞至该导流槽以将该工作流体限位于该些热管结构中。本发明系利用晶圆制程直接形成具有热管结构之散热设备,其系具有降低成本及简化制程功效。

27. 发明专利

TWI307154B 防止晶片被干擾之封裝方法及其封裝結構 PACKAGE METHOD AND STRUCTURE FOR PREVENTING CHIPS FROM BEING INTERFERED 有权
简体标题：防止芯片被干扰之封装方法及其封装结构 PACKAGE METHOD AND STRUCTURE FOR PREVENTING CHIPS FROM BEING INTERFERED
公开(公告)号：TWI307154B
公开(公告)日：2009-03-01
申请号：TW094134289
申请日：2005-09-30
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：胡嘉傑 HU, JAG
IPC分类号： H01L
CPC分类号： H01L23/552 , H01L23/36 , H01L23/4985 , H01L23/585 , H01L23/60 , H01L2224/16237 , H01L2224/73204 , H01L2224/73253 , H01L2924/3025
摘要：一種防止晶片被干擾之封裝結構,其包括:一基板,係包含一具有導電跡線區(conducting trace area)及遮蔽區(shielding area)之金屬層(metal layer)、及一具有複數個穿孔(via hole)之介電層(dielectric layer),其中該介電層係設置於該導電跡線區之上表面;及一晶片,該晶片係設置於該介電層上,並使該晶片電性連接於該金屬層之導電跡線區。藉此,藉由該金屬層之彎折,使該金屬層之遮蔽區連接於該晶片,以此封裝方式不但可使得該晶片達到高散熱及金屬屏蔽效果,更可以簡化習知防電磁波干擾之製程及節省製作之成本。
简体摘要：一种防止芯片被干扰之封装结构,其包括:一基板,系包含一具有导电迹线区(conducting trace area)及屏蔽区(shielding area)之金属层(metal layer)、及一具有复数个穿孔(via hole)之介电层(dielectric layer),其中该介电层系设置于该导电迹线区之上表面;及一芯片,该芯片系设置于该介电层上,并使该芯片电性连接于该金属层之导电迹线区。借此,借由该金属层之弯折,使该金属层之屏蔽区连接于该芯片,以此封装方式不但可使得该芯片达到高散热及金属屏蔽效果,更可以简化习知防电磁波干扰之制程及节省制作之成本。

28. 发明专利

TWI307130B 半導體封裝結構及其製造方法 SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF 有权
简体标题：半导体封装结构及其制造方法 SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF
公开(公告)号：TWI307130B
公开(公告)日：2009-03-01
申请号：TW095122092
申请日：2006-06-20
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：劉榮泰 LIU, RONG TAI
IPC分类号： H01L
CPC分类号： H01L2924/0002 , H01L2924/00
摘要：本發明係提供一半導體封裝結構,其包含有一封膠體、至少一晶片、複數個導電凸塊以及複數條銲線電性連接該晶片與該等導電凸塊,其中該晶片與該等導電凸塊係鑲嵌於該封膠體之底面,且部分外露於該封膠體外。
简体摘要：本发明系提供一半导体封装结构,其包含有一封胶体、至少一芯片、复数个导电凸块以及复数条焊线电性连接该芯片与该等导电凸块,其中该芯片与该等导电凸块系镶嵌于该封胶体之底面,且部分外露于该封胶体外。

29. 发明专利

TWI306640B 凸塊製程之測試元件及其檢測方法 TEST COMPONENT FOR BUMP PROCESS AND TEST METHOD THEREOF 失效
简体标题：凸块制程之测试组件及其检测方法 TEST COMPONENT FOR BUMP PROCESS AND TEST METHOD THEREOF
公开(公告)号：TWI306640B
公开(公告)日：2009-02-21
申请号：TW095115935
申请日：2006-05-04
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：黃敏龍 HUANG, MIN-LUNG
IPC分类号： H01L
摘要：一種凸塊製程之檢測方法,其係利用量測複數個串聯之測試元件的方法來檢測該凸塊製程。其中各測試元件包含有二分離之第一焊墊,一保護層覆蓋於部份之二第一焊墊上,二第一凸塊下金屬層(UBM)設於第一焊墊與保護層之上,並分別電連接二第一焊墊,且各第一凸塊下金屬層具有一電性連接端來彼此連接形成串聯,以及一第一凸塊,設置於二第一凸塊下金屬層上並電連接二第一凸塊下金屬層。
简体摘要：一种凸块制程之检测方法,其系利用量测复数个串联之测试组件的方法来检测该凸块制程。其中各测试组件包含有二分离之第一焊垫,一保护层覆盖于部份之二第一焊垫上,二第一凸块下金属层(UBM)设于第一焊垫与保护层之上,并分别电连接二第一焊垫,且各第一凸块下金属层具有一电性连接端来彼此连接形成串联,以及一第一凸块,设置于二第一凸块下金属层上并电连接二第一凸块下金属层。

30. 发明专利

TW200908271A 半導體封裝結構及導線架 SEMICONDUCTOR PACKAGE STRUCTURE AND LEADFRAME THEREOF 审中-公开
简体标题：半导体封装结构及导线架 SEMICONDUCTOR PACKAGE STRUCTURE AND LEADFRAME THEREOF
公开(公告)号：TW200908271A
公开(公告)日：2009-02-16
申请号：TW096141840
申请日：2007-11-06
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：金洪玄 KIM, HONG-HYOUN
IPC分类号： H01L
CPC分类号： H01L23/49548 , H01L21/4842 , H01L23/3107 , H01L23/49572 , H01L24/05 , H01L24/16 , H01L24/81 , H01L24/83 , H01L24/95 , H01L2224/0401 , H01L2224/05599 , H01L2224/13099 , H01L2224/16237 , H01L2224/16245 , H01L2224/81141 , H01L2224/81191 , H01L2224/81192 , H01L2224/81801 , H01L2224/838 , H01L2924/00014 , H01L2924/01009 , H01L2924/01029 , H01L2924/01033 , H01L2924/01082 , H01L2924/014 , H01L2924/0781 , H01L2924/14 , H01L2924/181 , H01L2924/00
摘要：一種封裝結構,包括一晶片以及一導線架,而晶片具有一主動表面以及位於主動表面之多個凹陷部。導線架具有多個引腳,而引腳分別具有一第一端以及一第二端,第二端向內延伸至晶片之主動表面,其中引腳的第二端具有多個凸部,可容納於凹陷部中,以電性連接晶片與導線架。本發明之導線架具有較高的良率。
简体摘要：一种封装结构,包括一芯片以及一导线架,而芯片具有一主动表面以及位于主动表面之多个凹陷部。导线架具有多个引脚,而引脚分别具有一第一端以及一第二端,第二端向内延伸至芯片之主动表面,其中引脚的第二端具有多个凸部,可容纳于凹陷部中,以电性连接芯片与导线架。本发明之导线架具有较高的良率。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式