专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

TW200816311A 多晶矽硬罩幕 POLY SILICON HARD MASK 审中-公开
简体标题：多晶硅硬罩幕 POLY SILICON HARD MASK
公开(公告)号：TW200816311A
公开(公告)日：2008-04-01
申请号：TW096113233
申请日：2007-04-14
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：蔡嘉祥 TSAI, JANGSHIANG , 謝志宏 SHIEH, JYUHORNG , 徐祖望 HSU, JUWANG , 陳德芳 CHEN, DEFANG , 林家慧 LIN, CHIAHUI , 章勳明 JANG, SYUNMING
IPC分类号： H01L
CPC分类号： H01L21/31144 , H01L21/76802 , H01L21/76811
摘要：一種利用多晶矽罩幕,而非習知技術所使用之金屬硬罩幕,在一低介電係數介電層上形成一孔洞之方法。一多晶矽硬罩幕被形成於一低介電係數介電層之上,以及一光阻層被形成於此多晶矽硬罩幕層之上。使用一氣體電漿圖刻光阻層並蝕刻多晶矽硬罩幕以製造低介電係數介電層之暴露部分。在蝕刻低介電係數介電層之前會先將光阻層移除,以免破壞低介電係數介電層。
简体摘要：一种利用多晶硅罩幕,而非习知技术所使用之金属硬罩幕,在一低介电系数介电层上形成一孔洞之方法。一多晶硅硬罩幕被形成于一低介电系数介电层之上,以及一光阻层被形成于此多晶硅硬罩幕层之上。使用一气体等离子图刻光阻层并蚀刻多晶硅硬罩幕以制造低介电系数介电层之暴露部分。在蚀刻低介电系数介电层之前会先将光阻层移除,以免破坏低介电系数介电层。

12. 发明专利

TW200618048A 消除銅膜化學機械研磨後的電腐蝕之方法 METHOD OF ELIMINATING GALVANIC CORROSION IN COPPER CMP 审中-公开
简体标题：消除铜膜化学机械研磨后的电腐蚀之方法 METHOD OF ELIMINATING GALVANIC CORROSION IN COPPER CMP
公开(公告)号：TW200618048A
公开(公告)日：2006-06-01
申请号：TW094130182
申请日：2005-09-02
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：郭涵馨 KUO, HANHSIN , 呂新賢 LU, HSINHSIEN , 陳盈和 CHEN, YINGHO , 章勳明 JANG, SYUNMING
IPC分类号： H01L
CPC分类号： H01L21/02074 , C23G1/00
摘要：一種清潔半導體晶圓表面的方法，至少包含清掃半導體晶圓表面並施加具有第一pH值的第一清潔液。接著，停止施加第一清潔液並施加第一沖洗液於半導體晶圓表面，其中第一沖洗液具有相當不同於第一pH值的第二pH值。之後，清掃半導體晶圓表面並施加具有第三pH值的第二清潔液。接著，停止施加第二清潔液並施加第二沖洗液於半導體晶圓表面，其中第二沖洗液具有相當不同於第三pH值的第四pH值。
简体摘要：一种清洁半导体晶圆表面的方法，至少包含清扫半导体晶圆表面并施加具有第一pH值的第一清洁液。接着，停止施加第一清洁液并施加第一冲洗液于半导体晶圆表面，其中第一冲洗液具有相当不同于第一pH值的第二pH值。之后，清扫半导体晶圆表面并施加具有第三pH值的第二清洁液。接着，停止施加第二清洁液并施加第二冲洗液于半导体晶圆表面，其中第二冲洗液具有相当不同于第三pH值的第四pH值。

13. 发明专利

TW200407979A 低介電常數層之製造方法 METHOD OF MANUFACTURING LOW K LAYER 有权
简体标题：低介电常数层之制造方法 METHOD OF MANUFACTURING LOW K LAYER
公开(公告)号：TW200407979A
公开(公告)日：2004-05-16
申请号：TW092100364
申请日：2003-01-08
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：黎麗萍 LI, LIH PING , 呂新賢 LU, HSIN HSIEN , 章勳明 JANG, SYUNMING
IPC分类号： H01L
CPC分类号： H01L21/76828 , H01L21/76807 , H01L21/76826 , H01L21/76829 , H01L21/76835
摘要：一種低介電常數層之製造方法，係利用電漿處理已形成之低介電常數層，之後再進行一道去除步驟。其中，此去除步驟係藉以去除低介電常數層表面形成的緻密層。去除步驟可利用例如化學機械研磨法、氬氣濺擊法、氟化氫氣體製程、濕式蝕刻法或乾式蝕刻法等。
简体摘要：一种低介电常数层之制造方法，系利用等离子处理已形成之低介电常数层，之后再进行一道去除步骤。其中，此去除步骤系借以去除低介电常数层表面形成的致密层。去除步骤可利用例如化学机械研磨法、氩气溅击法、氟化氢气体制程、湿式蚀刻法或干式蚀刻法等。

14. 发明专利

TW579571B 製作銅鑲嵌結構之方法有权
简体标题：制作铜镶嵌结构之方法
公开(公告)号：TW579571B
公开(公告)日：2004-03-11
申请号：TW090102285
申请日：2001-02-02
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：章勳明 JANG, SYUNMING , 余振華 YU, CHEN HUA , 梁孟松 LIANG, MONG SONG
IPC分类号： H01L
摘要：一種在半導體底材上製造銅鑲嵌結構之方法於此揭露。首先，形成介電層於半導體底材上。並蝕刻介電層，以形成開口圖案於介電層中，而曝露出部份半導體底材。接著，進行氮化程序以便在開口圖案的表面形成氮化表層，以防止後續銅原子的擴散效應。然後，進行化學電鍍反應以形成銅層於半導體底材上，且填充於開口圖案中。再對半導體底材進行化學機械研磨程序，以移除位於介電層上表面之部份銅層，且定義銅鑲嵌結構於開口圖案中。隨後，形成銅金屬矽化層於銅鑲嵌結構上表面，而防止銅原子發生擴散效應。
简体摘要：一种在半导体底材上制造铜镶嵌结构之方法于此揭露。首先，形成介电层于半导体底材上。并蚀刻介电层，以形成开口图案于介电层中，而曝露出部份半导体底材。接着，进行氮化进程以便在开口图案的表面形成氮化表层，以防止后续铜原子的扩散效应。然后，进行化学电镀反应以形成铜层于半导体底材上，且填充于开口图案中。再对半导体底材进行化学机械研磨进程，以移除位于介电层上表面之部份铜层，且定义铜镶嵌结构于开口图案中。随后，形成铜金属硅化层于铜镶嵌结构上表面，而防止铜原子发生扩散效应。

15. 发明专利

TW578255B 低介電常數介電層之結構及其製造方法有权
简体标题：低介电常数介电层之结构及其制造方法
公开(公告)号：TW578255B
公开(公告)日：2004-03-01
申请号：TW090124332
申请日：2001-10-02
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳毓慧 , 章勳明 JANG, SYUNMING , 余振華 YU, CHEN HUA
IPC分类号： H01L
摘要：一種低介電常數介電層之結構及其製造方法。本發明之低介電常數介電層之結構邊緣具有一緩降之形狀，且此緩降係由此低介電常數介電層之旋塗(Spin-On)製程之洗邊(Edge Bead Rinsing；EBR)步驟所產生。運用本發明之低介電常數介電層之結構及其製程，可避免此低介電常數介電層之邊緣在洗邊後產生一隆起之形狀，進一步避免進行後續化學機械研磨(Chemical Mechanical Polishing；CMP)時產生邊緣剝離之現象。
简体摘要：一种低介电常数介电层之结构及其制造方法。本发明之低介电常数介电层之结构边缘具有一缓降之形状，且此缓降系由此低介电常数介电层之旋涂(Spin-On)制程之洗边(Edge Bead Rinsing；EBR)步骤所产生。运用本发明之低介电常数介电层之结构及其制程，可避免此低介电常数介电层之边缘在洗边后产生一隆起之形状，进一步避免进行后续化学机械研磨(Chemical Mechanical Polishing；CMP)时产生边缘剥离之现象。

16. 发明专利

TW575891B 積體電路之製造方法有权
简体标题：集成电路之制造方法
公开(公告)号：TW575891B
公开(公告)日：2004-02-11
申请号：TW089116005
申请日：2000-08-09
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：梁孟松 LIANG, MONG SONG , 章勳明 JANG, SYUNMING
IPC分类号： H01L
摘要：本發明提出一種積體電路之製造方法，各設計一種前端製程區及後端製程區，分別設置兩種製程之設備，再將半導體積體電路分開在前端製程區及後端製程區的兩基底上製作，之後再將兩者接合，而完成一積體電路晶片製造。根據本發明，一種積體電路之製造方法，包括下列步驟：提供一第一半導體基底，在此第一半導體基底上形成包含至少一被絕緣隔離之閘極結構、源極/汲極的電晶體，其中，此閘極結構及源極/汲極上，各具有一鎢接觸插塞；提供一第二半導體基底，在此第二半導體基底上依序形成一鈍態護層及一被絕緣隔離之內連導線層；將此第一半導體基底及此第二半導體基底接合，其中，此閘極結構、源極/汲極之接觸插塞分別與各個內連導線形成接合面；去除此第二半導體基底之基底部分；以及在此鈍態護層內形成焊接墊連接開口。
简体摘要：本发明提出一种集成电路之制造方法，各设计一种前端制程区及后端制程区，分别设置两种制程之设备，再将半导体集成电路分开在前端制程区及后端制程区的两基底上制作，之后再将两者接合，而完成一集成电路芯片制造。根据本发明，一种集成电路之制造方法，包括下列步骤：提供一第一半导体基底，在此第一半导体基底上形成包含至少一被绝缘隔离之闸极结构、源极/汲极的晶体管，其中，此闸极结构及源极/汲极上，各具有一钨接触插塞；提供一第二半导体基底，在此第二半导体基底上依序形成一钝态护层及一被绝缘隔离之内连导线层；将此第一半导体基底及此第二半导体基底接合，其中，此闸极结构、源极/汲极之接触插塞分别与各个内连导线形成接合面；去除此第二半导体基底之基底部分；以及在此钝态护层内形成焊接垫连接开口。

17. 发明专利

TWI309432B 消除銅膜化學機械研磨後的電腐蝕之方法 METHOD OF ELIMINATING GALVANIC CORROSION IN COPPER CMP 有权
简体标题：消除铜膜化学机械研磨后的电腐蚀之方法 METHOD OF ELIMINATING GALVANIC CORROSION IN COPPER CMP
公开(公告)号：TWI309432B
公开(公告)日：2009-05-01
申请号：TW094130182
申请日：2005-09-02
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：郭涵馨 KUO, HANHSIN , 呂新賢 LU, HSINHSIEN , 陳盈和 CHEN, YINGHO , 章勳明 JANG, SYUNMING
IPC分类号： H01L
CPC分类号： H01L21/02074 , C23G1/00
摘要：一種清潔半導體晶圓表面的方法,至少包含清掃半導體晶圓表面並施加具有第一pH値的第一清潔液。接著,停止施加第一清潔液並施加第一沖洗液於半導體晶圓表面,其中第一沖洗液具有相當不同於第一pH値的第二pH値。之後,清掃半導體晶圓表面並施加具有第三pH値的第二清潔液。接著,停止施加第二清潔液並施加第二沖洗液於半導體晶圓表面,其中第二沖洗液具有相當不同於第三pH値的第四pH値。
简体摘要：一种清洁半导体晶圆表面的方法,至少包含清扫半导体晶圆表面并施加具有第一pH値的第一清洁液。接着,停止施加第一清洁液并施加第一冲洗液于半导体晶圆表面,其中第一冲洗液具有相当不同于第一pH値的第二pH値。之后,清扫半导体晶圆表面并施加具有第三pH値的第二清洁液。接着,停止施加第二清洁液并施加第二冲洗液于半导体晶圆表面,其中第二冲洗液具有相当不同于第三pH値的第四pH値。

18. 发明专利

TWI299064B 即時控制與監測沉積製程的方法與設備 METHOD OF APPARATUS FOR REAL-TIME CONTROL AND MONITOR OF DEPOSITION PROCESS 有权
简体标题：实时控制与监测沉积制程的方法与设备 METHOD OF APPARATUS FOR REAL-TIME CONTROL AND MONITOR OF DEPOSITION PROCESS
公开(公告)号：TWI299064B
公开(公告)日：2008-07-21
申请号：TW094107338
申请日：2005-03-10
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：張正宏 CHANG, CHENGHUNG , 陸志誠 LU, JHICHERNG , 劉中偉 LIOU, JOUNGWEI , 傅竹韻 FU, CHUYUN , 張文 CHANG, WEN , 章勳明 JANG, SYUNMING
IPC分类号： C23C
CPC分类号： C23C14/34 , C23C14/54
摘要：一種即時控制與監測沉積製程的方法至少包含先在電漿增益化學沉積製程(Plasma-Enhanced Chemical Deposition Process)中測量晶圓上射頻電壓與離子電流。再針對射頻電壓與離子電流之測量決定一濺鍍率。接著,針對射頻電壓、離子電流與濺鍍率的測量之其中一者,來偵測一異常情況。然後,針對所偵測之異常情況來採取修正措施。
简体摘要：一种实时控制与监测沉积制程的方法至少包含先在等离子增益化学沉积制程(Plasma-Enhanced Chemical Deposition Process)中测量晶圆上射频电压与离子电流。再针对射频电压与离子电流之测量决定一溅镀率。接着,针对射频电压、离子电流与溅镀率的测量之其中一者,来侦测一异常情况。然后,针对所侦测之异常情况来采取修正措施。

19. 发明专利

TW200634901A 低介電系數材質層的製造方法 A METHOD FOR FABRICATING A LOW DIELECTRIC LAYER 审中-公开
简体标题：低介电系数材质层的制造方法 A METHOD FOR FABRICATING A LOW DIELECTRIC LAYER
公开(公告)号：TW200634901A
公开(公告)日：2006-10-01
申请号：TW094120860
申请日：2005-06-22
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：柯忠祁 KO, CHUNGCHI , 張守一 CHANG, SHOUYI , 包天一 BAO, TIENI , 章勳明 JANG, SYUNMING
IPC分类号： H01L
CPC分类号： H01L21/3122 , H01L21/02123 , H01L21/02216 , H01L21/02274 , H01L21/312 , H01L21/3124 , H01L21/3125 , H01L21/31612 , H01L21/31625 , H01L21/31629 , H01L21/31695 , H01L21/3212 , H01L21/76801 , H01L21/76807 , H01L21/76829 , H01L21/76835
摘要：一種低介電係數材質層的製造方法，適用於一之上。係將前驅物氣體導入一積製程反應室中以進介電係數材質的積。待低介電係數材質層完成後，保留至少一適當前驅物氣體之氣體源，以此前驅體所形成之電漿對低介電係數材質層進行後處理。
简体摘要：一种低介电系数材质层的制造方法，适用于一之上。系将前驱物气体导入一积制程反应室中以进介电系数材质的积。待低介电系数材质层完成后，保留至少一适当前驱物气体之气体源，以此前驱体所形成之等离子对低介电系数材质层进行后处理。

20. 发明专利

TWI260682B 減少低介電常數介電層之介電常數的方法 A METHOD OF REDUCING DIELECTRIC CONSTANT OF A LOW-K DIELECTRIC LAYER 有权
简体标题：减少低介电常数介电层之介电常数的方法 A METHOD OF REDUCING DIELECTRIC CONSTANT OF A LOW-K DIELECTRIC LAYER
公开(公告)号：TWI260682B
公开(公告)日：2006-08-21
申请号：TW094135381
申请日：2005-10-11
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：柯忠祁 KO, CHUNGCHI , 黎麗萍 LI, LIHPING , 李連忠 LI, LAINJONG , 章勳明 JANG, SYUNMING
IPC分类号： H01L
CPC分类号： H01L21/76835 , C23C16/401 , H01L21/02126 , H01L21/02216 , H01L21/02274 , H01L21/02304 , H01L21/02362 , H01L21/31633 , H01L21/76807 , H01L21/76834 , H01L21/76843
摘要：一種減少低介電常數介電層之介電常數的方法。先以氣體攜帶液體狀之前趨物的蒸汽進入可進行化學氣相沈積反應之反應區域中，然後活化上述之前趨物與氣體以進行化學氣相沈積反應，此化學氣相沈積反應在位於反應區域中之基底上沈積具有低介電常數之介電層。上述之氣體可為一氧化碳、二氧化碳、氮氣或一氧化二氮。
简体摘要：一种减少低介电常数介电层之介电常数的方法。先以气体携带液体状之前趋物的蒸汽进入可进行化学气相沉积反应之反应区域中，然后活化上述之前趋物与气体以进行化学气相沉积反应，此化学气相沉积反应在位于反应区域中之基底上沉积具有低介电常数之介电层。上述之气体可为一氧化碳、二氧化碳、氮气或一氧化二氮。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式