专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明专利

TW201101461A 半導體基板、半導體基板之製造方法及電子裝置 SEMICONDUCTOR SUBSTRATE, PRODUCING METHOD OF SEMICONDUCTOR SUBSTRATE AND ELECTRONIC DEVICE 审中-公开
简体标题：半导体基板、半导体基板之制造方法及电子设备 SEMICONDUCTOR SUBSTRATE, PRODUCING METHOD OF SEMICONDUCTOR SUBSTRATE AND ELECTRONIC DEVICE
公开(公告)号：TW201101461A
公开(公告)日：2011-01-01
申请号：TW099110689
申请日：2010-04-07
申请人：住友化學股份有限公司
发明人：市川磨
IPC分类号： H01L
CPC分类号： H01L27/0605 , H01L21/8252 , H01L29/7371 , H01L29/7785 , H01L29/7786
摘要：本發明係提供一種適於在單一半導體基板上形成如HBT及FET之複數個不同種類裝置之化合物半導體基板。亦即,本發明係提供一種半導體基板,其具備:第1半導體;載子陷阱層,形成於第1半導體上,具有電子捕獲中心或電洞捕獲中心;第2半導體,磊晶成長於載子陷阱層上,發揮作為供自由電子或自由電洞移動之通道功能;及第3半導體,包含以磊晶成長於第2半導體上之N型半導體/P型半導體/N型半導體所表示之疊層體、或以磊晶成長於前述第2半導體上之P型半導體/N型半導體/P型半導體所表示之疊層體。
简体摘要：本发明系提供一种适于在单一半导体基板上形成如HBT及FET之复数个不同种类设备之化合物半导体基板。亦即,本发明系提供一种半导体基板,其具备:第1半导体;载子猫腻层,形成于第1半导体上,具有电子捕获中心或电洞捕获中心;第2半导体,磊晶成长于载子猫腻层上,发挥作为供自由电子或自由电洞移动之信道功能;及第3半导体,包含以磊晶成长于第2半导体上之N型半导体/P型半导体/N型半导体所表示之叠层体、或以磊晶成长于前述第2半导体上之P型半导体/N型半导体/P型半导体所表示之叠层体。

92. 发明专利

TW201001558A 高頻裝置之介電質壁架 DIELECTRIC LEDGE FOR HIGH FREQUENCY DEVICES 审中-公开
简体标题：高频设备之介电质壁架 DIELECTRIC LEDGE FOR HIGH FREQUENCY DEVICES
公开(公告)号：TW201001558A
公开(公告)日：2010-01-01
申请号：TW098112356
申请日：2009-04-14
申请人：飛思卡爾半導體公司
发明人：約翰傑P , 克傑斯納詹姆士A
IPC分类号： H01L
CPC分类号： H01L29/732 , H01L29/0649 , H01L29/66242 , H01L29/66272 , H01L29/7371
摘要：藉由減小外質基極接點(46)與集極(44、44'、44'')間的電容性耦合(Cbc)以改良(例如矽)雙極裝置(40、100、100'')之高頻性能。在製造期間建立一介電質壁架(453、453')以將該外質基極接點(46)與該集極(44、44'、44'')周邊(441)分離。該介電質壁架(453、453')位於轉變區域(461)下方，其中將該外質基極接點(46)耦合至本質基極(472)。在裝置製造期間，鄰近該本質基極(472)形成一多層介電質堆疊(45)，其允許同時建立一下切區域(457、457')，其中可形成該本質基極(472)至外質基極接點(46)轉變區域(461)。形成於空腔(457、457')內之該轉變區域(461)覆蓋該介電質壁架(453、453')，其將該轉變區域與該集極(44、44'、44'')周邊(441)分離，從而減小基極-集極接面電容(Cbc)。該裝置之fMAX顯著增加。
简体摘要：借由减小外质基极接点(46)与集极(44、44'、44'')间的电容性耦合(Cbc)以改良(例如硅)双极设备(40、100、100'')之高频性能。在制造期间创建一介电质壁架(453、453')以将该外质基极接点(46)与该集极(44、44'、44'')周边(441)分离。该介电质壁架(453、453')位于转变区域(461)下方，其中将该外质基极接点(46)耦合至本质基极(472)。在设备制造期间，邻近该本质基极(472)形成一多层介电质堆栈(45)，其允许同时创建一下切区域(457、457')，其中可形成该本质基极(472)至外质基极接点(46)转变区域(461)。形成于空腔(457、457')内之该转变区域(461)覆盖该介电质壁架(453、453')，其将该转变区域与该集极(44、44'、44'')周边(441)分离，从而减小基极-集极接面电容(Cbc)。该设备之fMAX显着增加。

93. 发明专利

TW200832725A 以非均勻之導電層改善電流分佈之方法审中-公开
简体标题：以非均匀之导电层改善电流分布之方法
公开(公告)号：TW200832725A
公开(公告)日：2008-08-01
申请号：TW096101956
申请日：2007-01-18
申请人：國立中央大學 NATIONAL CENTRAL UNIVERSITY
发明人：劉正毓 LIU, CHENG YI , 鍾德元 , 周本哿 , 林京亮 LIN, CHING LIANG
IPC分类号： H01L
CPC分类号： H01L29/7371 , H01L29/201 , H01L29/205
摘要：一種以非均勻之導電層改善電流分佈之方法,藉由一二極體表面製作一具水平方向及光穿透性之不均勻之可變電阻透明導電層(Current Modified Layer,CML),利用調變此不均勻之可變電阻透明導電層之電阻分佈:如該可變電阻透明導電層之電阻由鍵合點(pad)為中心往四周遞減時,將可有效將電流分佈向四周分散,而達到電流均勻分佈之效果,並且可進一步提高元件之效率。
简体摘要：一种以非均匀之导电层改善电流分布之方法,借由一二极管表面制作一具水平方向及光穿透性之不均匀之可变电阻透明导电层(Current Modified Layer,CML),利用调制此不均匀之可变电阻透明导电层之电阻分布:如该可变电阻透明导电层之电阻由键合点(pad)为中心往四周递减时,将可有效将电流分布向四周分散,而达到电流均匀分布之效果,并且可进一步提高组件之效率。

94. 发明专利

TWI267946B 三五族半導體元件的內連銅導線與其製造方法 INTERCONNECTION OF GROUP III - V SEMICONDUCTOR DEVICE AND FABRICATION METHOD FOR MAKING THE SAME 有权
简体标题：三五族半导体组件的内连铜导线与其制造方法 INTERCONNECTION OF GROUP III - V SEMICONDUCTOR DEVICE AND FABRICATION METHOD FOR MAKING THE SAME
公开(公告)号：TWI267946B
公开(公告)日：2006-12-01
申请号：TW094128569
申请日：2005-08-22
申请人：國立交通大學 NATIONAL CHIAO TUNG UNIVERSITY
发明人：李承士 LEE, CHENG SHIH , 張翼 CHANG, EDWARD YI , 張晃崇 CHANG, HUANG CHOUNG
IPC分类号： H01L
CPC分类号： H01L29/7371 , H01L23/53238 , H01L29/41708 , H01L29/41725 , H01L29/42304 , H01L29/66318 , H01L29/7787 , H01L2924/0002 , H01L2924/00
摘要：一種三五族半導體元件的內連導線與其製造方法。此內連導線是由第一黏著層、防止銅擴散之擴散阻障層、第二黏著層以及銅導線所構成。由於在內連導線與此三五族半導體元件之間配置了第一黏著層/擴散阻障層/第二黏著層的推疊層結構，因此改善了擴散阻障層對其他材料的黏著性不佳的問題，從而增加元件的良率。
简体摘要：一种三五族半导体组件的内连导线与其制造方法。此内连导线是由第一黏着层、防止铜扩散之扩散阻障层、第二黏着层以及铜导线所构成。由于在内连导线与此三五族半导体组件之间配置了第一黏着层/扩散阻障层/第二黏着层的推叠层结构，因此改善了扩散阻障层对其他材料的黏着性不佳的问题，从而增加组件的良率。

95. 发明专利

TW200625626A 具有增强之基區運輸的雙極性電晶體 BIPOLAR TRANSISTOR WITH ENHANCED BASE TRANSPORT 审中-公开
简体标题：具有增强之基区运输的双极性晶体管 BIPOLAR TRANSISTOR WITH ENHANCED BASE TRANSPORT
公开(公告)号：TW200625626A
公开(公告)日：2006-07-16
申请号：TW094136278
申请日：2005-10-18
申请人：寇平公司 KOPIN CORPORATION
发明人：艾利克M 瑞德 REHDER, ERIC M. , 羅傑E 威瑟 WELSER, ROGER E. , 查理斯R 路特茲 LUTZ, CHARLES R.
IPC分类号： H01L
CPC分类号： H01L29/207 , H01L29/1004 , H01L29/7371
摘要：一種雙極性電晶體，包括一基區層設計，以及一種製造此一雙極性電晶體的方法，此雙極性電晶體使用集中於鄰接集極之基區之內建加速場，於集極以其他方法阻止少數載子的運輸。基區層的加速場平均包含於鄰接集極之第一區中相當低的p型摻雜程度，以及於鄰接射極之第二區中相當高的p型摻雜程度。或者，加速場可來自於帶隙分級，其中第一區中的帶隙等級大於第二區中的帶隙等級，而且第一區的平均帶隙小於第二區的平均帶隙。
简体摘要：一种双极性晶体管，包括一基区层设计，以及一种制造此一双极性晶体管的方法，此双极性晶体管使用集中于邻接集极之基区之内置加速场，于集极以其他方法阻止少数载子的运输。基区层的加速场平均包含于邻接集极之第一区中相当低的p型掺杂程度，以及于邻接射极之第二区中相当高的p型掺杂程度。或者，加速场可来自于带隙分级，其中第一区中的带隙等级大于第二区中的带隙等级，而且第一区的平均带隙小于第二区的平均带隙。

96. 发明专利

TWI237392B 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING SAME 失效
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING SAME
公开(公告)号：TWI237392B
公开(公告)日：2005-08-01
申请号：TW093110902
申请日：2004-04-20
申请人：新力股份有限公司 SONY CORPORATION
发明人：小林純一郎 KOBAYASHI, JUNICHIRO
IPC分类号： H01L
CPC分类号： H01L29/7371 , H01L29/42304 , H01L29/732
摘要：本發明揭示一種半導體裝置，製造該裝置時可抑制臺面形狀異常之發生而不會限制圖案佈局、所用蝕刻劑的類型等，該半導體裝置具有：一半導體臺面部分，其包括在一基板上的一集極層、一基極層及射極層之堆疊並用作一雙極電晶體的一作用區；一基極接觸墊臺面部分，其與該部分以一預定距離分開並具有一與該基極層上表面相同的高度；以及一導體層，其與一連接至該基極層的基極電極、一形成在該基極接觸墊臺面部分上除靠近該基極接觸墊臺面部分的上表面之邊緣附近的區域以外之一區域中的基極接觸墊電極，及一連接該等電極的互連整體形成，以及一種製造該裝置之方法。
简体摘要：本发明揭示一种半导体设备，制造该设备时可抑制台面形状异常之发生而不会限制图案布局、所用蚀刻剂的类型等，该半导体设备具有：一半导体台面部分，其包括在一基板上的一集极层、一基极层及射极层之堆栈并用作一双极晶体管的一作用区；一基极接触垫台面部分，其与该部分以一预定距离分开并具有一与该基极层上表面相同的高度；以及一导体层，其与一连接至该基极层的基极电极、一形成在该基极接触垫台面部分上除靠近该基极接触垫台面部分的上表面之边缘附近的区域以外之一区域中的基极接触垫电极，及一连接该等电极的互连整体形成，以及一种制造该设备之方法。

97. 发明专利

TWI230421B 異質接面雙極電晶體 HETEROJUNCTION BIPOLAR TRANSISTOR 有权
简体标题：异质接面双极晶体管 HETEROJUNCTION BIPOLAR TRANSISTOR
公开(公告)号：TWI230421B
公开(公告)日：2005-04-01
申请号：TW092130289
申请日：2003-10-30
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：矢倉基次 MOTOJI YAGURA
IPC分类号： H01L
CPC分类号： H01L29/1004 , H01L29/0817 , H01L29/7371
摘要：本發明建構一種異質接面雙極電晶體(100)，HBT，其包含一集極層(104)、一基極層(105)及一射極層(106)，使集極層(104)、基極層(105)及射極層(106)分別具有不同晶格常數 ac、ab、ae，且ab值在ac、ae值之間(易言之，ac、ab、ae值滿足於ac>ab>ae或ac
简体摘要：本发明建构一种异质接面双极晶体管(100)，HBT，其包含一集极层(104)、一基极层(105)及一射极层(106)，使集极层(104)、基极层(105)及射极层(106)分别具有不同晶格常数 ac、ab、ae，且ab值在ac、ae值之间(易言之，ac、ab、ae值满足于ac>ab>ae或ac

98. 发明专利

TW200507112A 氮化物系半導體元件及其製造方法审中-公开
简体标题：氮化物系半导体组件及其制造方法
公开(公告)号：TW200507112A
公开(公告)日：2005-02-16
申请号：TW093114637
申请日：2004-05-24
申请人：三肯電氣股份有限公司 SANKEN ELECTRIC CO., LTD.
发明人：大塚康二 OTSUKA, KOJI , 佐藤純治 , 哲次 , 多田善紀 , 吉田隆
IPC分类号： H01L
CPC分类号： H01L33/12 , H01L21/02381 , H01L21/02458 , H01L21/02491 , H01L21/02505 , H01L21/02507 , H01L21/0254 , H01L21/0262 , H01L29/2003 , H01L29/7371 , H01L33/14
摘要：準備以形成氮化物系半導體元件為目的之摻雜著p型雜質且具有充份導電性之p型矽基板(1)。在矽基板(1)上依序實施由AlN所構成之第1緩衝層(11)、由n-InGaN所構成之第2緩衝層(12)、由n-GaN所構成之n型氮化物半導體層(13)、活性層(14)、以及由p-GaN所構成之p型氮化物半導體層(15)之磊晶生長。利用磊晶生長時之加熱處理，使第1層(11)之Al、第2層12之Ga及In擴散至p型矽基板(1)，而在p型矽基板(1)及緩衝層(11)間形成合金層(2)。Al、Ga、In雖然也會擴散至鄰接於合金層(2)之p型矽基板(1)之內部，然而，因為Al、Ga、In對矽具有p型雜質之功能，且矽基板(1)係p型，故矽基板(1)中不會發生pn接合。結果，可降低氮化物系半導體元件之驅動電壓。
简体摘要：准备以形成氮化物系半导体组件为目的之掺杂着p型杂质且具有充份导电性之p型硅基板(1)。在硅基板(1)上依序实施由AlN所构成之第1缓冲层(11)、由n-InGaN所构成之第2缓冲层(12)、由n-GaN所构成之n型氮化物半导体层(13)、活性层(14)、以及由p-GaN所构成之p型氮化物半导体层(15)之磊晶生长。利用磊晶生长时之加热处理，使第1层(11)之Al、第2层12之Ga及In扩散至p型硅基板(1)，而在p型硅基板(1)及缓冲层(11)间形成合金层(2)。Al、Ga、In虽然也会扩散至邻接于合金层(2)之p型硅基板(1)之内部，然而，因为Al、Ga、In对硅具有p型杂质之功能，且硅基板(1)系p型，故硅基板(1)中不会发生pn接合。结果，可降低氮化物系半导体组件之驱动电压。

99. 发明专利

TW200411927A 半導體裝置 SEMICONDUCTOR DEVICE 审中-公开
简体标题：半导体设备 SEMICONDUCTOR DEVICE
公开(公告)号：TW200411927A
公开(公告)日：2004-07-01
申请号：TW092120695
申请日：2003-07-29
申请人：新力股份有限公司 SONY CORPORATION
发明人：長谷伊知郎 ICHIRO HASE
IPC分类号： H01L
CPC分类号： H01L29/7371 , H01L29/0817 , H01L29/0821 , H01L29/1004 , H01L29/201 , H01L29/205 , H01L29/66318
摘要：本發明揭示一種具有改進之特徵的異質接面雙極電晶體(heterojunctionbipolartransistor；HBT)。一具有Bi添加其中的第三至五族化合物半導體係用於一以GaAs基或InP基的HBT的一基極層。例如，一以GaAs基的HBT之形成係藉由於一單晶GaAs製成的基板1上連續堆疊一n^+-GaAs製成的子集極層、一n^--GaAs製成的集極層、一p^+-GaAsBi製成的基極層、一n-InGaP製成的射極層、一n-GaAs製成的第一覆蓋層以及一n^+-InGaAs製成的第二覆蓋層。
简体摘要：本发明揭示一种具有改进之特征的异质接面双极晶体管(heterojunctionbipolartransistor；HBT)。一具有Bi添加其中的第三至五族化合物半导体系用于一以GaAs基或InP基的HBT的一基极层。例如，一以GaAs基的HBT之形成系借由于一单晶GaAs制成的基板1上连续堆栈一n^+-GaAs制成的子集极层、一n^--GaAs制成的集极层、一p^+-GaAsBi制成的基极层、一n-InGaP制成的射极层、一n-GaAs制成的第一覆盖层以及一n^+-InGaAs制成的第二覆盖层。

100. 发明专利

TW591721B 半導體裝置之製造方法失效
简体标题：半导体设备之制造方法
公开(公告)号：TW591721B
公开(公告)日：2004-06-11
申请号：TW092103659
申请日：2003-02-21
申请人：日立製作所股份有限公司 HITACHI, LTD.
发明人：望月和浩 MOCHIZUKI, KAZUHIRO , 大內潔 KIYOSHI OUCHI , 田上知紀 TANOUE, TOMONORI
IPC分类号： H01L
CPC分类号： H01L21/263 , H01L21/8252 , H01L27/0605 , H01L29/66318 , H01L29/7371 , H03F1/302 , H03F3/19
摘要：本發明提供了以低成本來製造出InGaAs基極Ctop HBT之半導體裝置的製造方法。其作法係採用離子半徑小的氦，對含有未摻雜InGaAs間隙壁層、n型InP集極層、n型InGaAs上蓋層、以及集極所構成的積層膜所未被覆到的p型 InGaAs層(外部基極區域)，以垂直或偏離垂直面3度以內的角度，進行離子植入。藉而可維持外部基極區域的p型 InGaAs之低電阻p型傳導，況且，可使外部射極區域的n型 InAlAs層具有高電阻，因之，未增加製程數即可縮小InGaAs基極C top HBT的晶片尺寸，而收降低成本之效。
简体摘要：本发明提供了以低成本来制造出InGaAs基极Ctop HBT之半导体设备的制造方法。其作法系采用离子半径小的氦，对含有未掺杂InGaAs间隙壁层、n型InP集极层、n型InGaAs上盖层、以及集极所构成的积层膜所未被覆到的p型 InGaAs层(外部基极区域)，以垂直或偏离垂直面3度以内的角度，进行离子植入。藉而可维持外部基极区域的p型 InGaAs之低电阻p型传导，况且，可使外部射极区域的n型 InAlAs层具有高电阻，因之，未增加制程数即可缩小InGaAs基极C top HBT的芯片尺寸，而收降低成本之效。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式