专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102381862B1 데이터 통신 장치 有权
公开(公告)号：KR102381862B1
公开(公告)日：2022-04-01
申请号：KR1020150176234
申请日：2015-12-10
IPC分类号： G11C11/34 , G11C8/16 , G11C7/10 , G11C8/06
摘要： 일실시예에따른데이터통신장치가제공된다. 예를들어, 데이터통신장치는재구성가능한복수의레지스터셀을이용하여이벤트어레이로부터데이터를수신하여출력할수 있다. 다른예를들어, 데이터통신장치는상태머신을이용하여이벤트어레이로부터데이터를비동기적으로수신하여출력할수 있다.

2. 发明授权

KR102093909B1 회로 및 회로의 구동 방법 有权
公开(公告)号：KR102093909B1
公开(公告)日：2020-03-26
申请号：KR1020120051086
申请日：2012-05-14
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 카토키요시
IPC分类号： G11C11/34 , G11C7/10

3. 发明授权

KR102080947B1 반도체 장치의 구동 방법 有权
公开(公告)号：KR102080947B1
公开(公告)日：2020-02-24
申请号：KR1020120150460
申请日：2012-12-21
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 이노우에히로키 , 오누키다츠야
IPC分类号： G11C11/34 , G11C7/00

4. 发明授权

KR102005114B1 기억 회로 有权
公开(公告)号：KR102005114B1
公开(公告)日：2019-07-29
申请号：KR1020120007541
申请日：2012-01-26
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 오마루다꾸로
IPC分类号： G11C11/34 , G11C5/14 , H01L29/786

5. 发明授权

KR102001677B1 기억 장치 및 전자 기기 有权
公开(公告)号：KR102001677B1
公开(公告)日：2019-07-18
申请号：KR1020120027072
申请日：2012-03-16
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 마쯔바야시다이스께
IPC分类号： G11C7/10 , G11C11/34 , H01L27/10

6. 发明授权

KR101677760B1 핀 익스텐션을 이용하여 오류 교정이 가능한 반도체 장치 및 그 설계 방법 有权
标题翻译：使用引脚扩展技术进行错误修改的半导体器件及其设计方法
公开(公告)号：KR101677760B1
公开(公告)日：2016-11-29
申请号：KR1020090122917
申请日：2009-12-11
申请人： 삼성전자주식회사 , 한양대학교 산학협력단
发明人： 김동윤 , 여동훈 , 신현철 , 김경호 , 강병태 , 신주용 , 이성철
IPC分类号： G11C11/34 , H01L23/525 , G11C29/00
CPC分类号： H01L23/525 , H01L2924/0002 , H01L2924/00
摘要： 복수의메탈레이어들로구성된반도체장치에있어서, 미리정해지는기능(function)을수행하는적어도하나의리페어블록; 상기리페어블록의상기미리정해지는기능을대체하는스페어블록; 및상기복수의메탈레이어들중 오류교정을위해미리지정된적어도하나의리페어레이어를포함하되, 상기리페어블록의적어도하나의핀은상기리페어레이어로제1 핀익스텐션을통해연결되고, 상기스페어블록의적어도하나의핀은상기리페어레이어까지확장되도록구성되며, 상기리페어블록의리페어요구시, 상기리페어레이어와상기리페어블록간의상기제1 핀익스텐션의연결을해제하고, 상기스페어블록의상기적어도하나의핀은제2 핀익스텐션을통해상기리페어레이어에연결됨을특징으로하는반도체장치를제안한다. 반도체장치제작후 오류가있을때 미리정해진하나의층 또는그 이상의메탈레이어만을다시제작하여짧은교정기간안에저비용으로오류를교정할수 있다.
摘要翻译：半导体装置的半导体装置和设计方法允许使用备用单元进行调试或维修。半导体装置包括多个金属层。至少一个修理块执行预定的功能。备用块能够代替维修块的功能。并且多个金属层中的至少一个被预先确定为用于错误修正的修复层。修复块的至少一个销通过第一销延伸连接到修复层，并且备用块的至少一个引脚能够延伸到修复层。当修理修理块时，修理层和维修块的销延伸被断开，备用块的至少一个引脚通过第二个引脚延伸连接到修复层。

7. 发明授权

KR101441280B1 혼합된 유형의 메모리 장치를 동작시키는 시스템 및 방법 有权
公开(公告)号：KR101441280B1
公开(公告)日：2014-09-17
申请号：KR1020147001536
申请日：2007-12-04
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 오,학준 , 편,홍범 , 김,진기
IPC分类号： G06F12/00 , G11C11/34 , G11C16/02 , G11C8/04
CPC分类号： G11C16/08 , G11C7/10 , G11C7/1078 , G11C7/20
摘要： 메모리 컨트롤러가 직렬 상호접속 구성의 메모리 장치들을 제어하는 메모리 시스템 아키텍쳐가 제공된다. 메모리 컨트롤러는 메모리 명령들을 전송하는 출력 포트 및 그들 메모리 명령에 대한 메모리 응답을 수신하고 그러한 응답을 요구하는 입력 포트를 갖는다. 각 메모리 장치는 예컨대, NAND형 플래시 메모리, NOR형 플래시 메모리, 랜덤 액세스 메모리 및 스태틱 랜덤 액세스 메모리를 포함한다. 각 메모리 명령은 타깃 메모리 장치의 메모리 유형에 특정된다. 메모리 명령들 및 메모리 응답들용의 데이터 경로는 상호접속에 의해 제공된다. 주어진 메모리 명령은 직렬 상호접속 구성의 의도된 메모리 장치에 도달하기 위해 메모리 장치들을 일주한다. 메모리 명령의 수취 시에, 의도된 메모리 장치는 주어진 메모리 명령을 실행하고, 적절한 다음의 메모리 장치에 메모리 응답을 전송한다. 메모리 응답은 메모리 컨트롤러에 보내어진다.

8. 发明授权

KR101441154B1 혼합된 유형의 메모리 장치를 동작시키는 시스템 및 방법 有权
公开(公告)号：KR101441154B1
公开(公告)日：2014-09-17
申请号：KR1020097014049
申请日：2007-12-04
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 오,학준 , 편,홍범 , 김,진기
IPC分类号： G06F12/00 , G11C11/34 , G11C16/02 , G11C8/04
CPC分类号： G11C16/08 , G11C7/10 , G11C7/1078 , G11C7/20
摘要： 메모리 컨트롤러가 직렬 상호접속 구성의 메모리 장치들을 제어하는 메모리 시스템 아키텍쳐가 제공된다. 메모리 컨트롤러는 메모리 명령들을 전송하는 출력 포트 및 그들 메모리 명령에 대한 메모리 응답을 수신하고 그러한 응답을 요구하는 입력 포트를 갖는다. 각 메모리 장치는 예컨대, NAND형 플래시 메모리, NOR형 플래시 메모리, 랜덤 액세스 메모리 및 스태틱 랜덤 액세스 메모리를 포함한다. 각 메모리 명령은 타깃 메모리 장치의 메모리 유형에 특정된다. 메모리 명령들 및 메모리 응답들용의 데이터 경로는 상호접속에 의해 제공된다. 주어진 메모리 명령은 직렬 상호접속 구성의 의도된 메모리 장치에 도달하기 위해 메모리 장치들을 일주한다. 메모리 명령의 수취 시에, 의도된 메모리 장치는 주어진 메모리 명령을 실행하고, 적절한 다음의 메모리 장치에 메모리 응답을 전송한다. 메모리 응답은 메모리 컨트롤러에 보내어진다.

9. 发明公开

KR1020140067985A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020140067985A
公开(公告)日：2014-06-05
申请号：KR1020140045129
申请日：2014-04-16
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 요네다세이이치
IPC分类号： H01L27/092 , G11C11/34 , H01L29/786
CPC分类号： H01L27/1225 , H01L21/823807 , H01L21/8258 , H01L27/0605 , H01L27/1214 , H01L27/1229 , H01L27/1251
摘要： An objective of the present invention is to propose a semiconductor device capable of reducing power consumption using a complementary logic circuit, which may reduce current flow. Another objective of the present invention is to propose a semiconductor device for reducing heat generation using a complementary logic circuit, which may reduce current flow. The complementary logic circuit employs a p-channel type transistor or an n-channel type transistor having a second gate electrode to control threshold voltage, in addition to a general gate electrode. In addition, an insulated gate field effect transistor, which has significantly low off-current, is used as a switching device to control electric potential of the second gate electrode. The transistor functioning as the switching device has a wider band gap that that of a silicon semiconductor, and has a channel region including s a semiconductor material having intrinsic carrier density lower than that of silicon.
摘要翻译：本发明的目的是提出一种能够减少电力消耗的半导体器件，该互补逻辑电路可以减少电流。本发明的另一个目的是提出一种使用互补逻辑电路减少发热的半导体器件，其可以减少电流。互补逻辑电路除通用栅电极之外还采用具有第二栅电极的p沟道型晶体管或n沟道型晶体管来控制阈值电压。此外，使用具有显着低的截止电流的绝缘栅场效应晶体管作为开关器件来控制第二栅电极的电位。用作开关器件的晶体管具有比硅半导体更宽的带隙，并且具有包括具有本征载流子密度低于硅的本征载流子密度的半导体材料的沟道区。

10. 发明公开

KR1020120123570A 직렬 및 병렬 모드를 갖는 메모리 시스템 및 방법 有权
标题翻译：具有串行和并行模式的记忆系统和方法
公开(公告)号：KR1020120123570A
公开(公告)日：2012-11-08
申请号：KR1020127024608
申请日：2007-12-10
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 편,홍범 , 오,학준 , 김,진기
IPC分类号： G11C7/10 , G11C11/34 , H03M9/00
CPC分类号： G11C7/1045 , G11C7/1006 , G11C7/1051 , G11C7/1075 , G11C7/1078 , G11C2207/107
摘要： 직렬 액세스 또는 병렬 액세스를 사용하여 하나 이상의 메모리 뱅크로의 액세스의 방법이 실행되는 것을 허용하는 방법 및 시스템이 제공된다. 직렬 모드에서, 각각의 링크는 독립적인 직렬 링크로서 동작한다. 대조적으로, 직렬 모드에서, 링크는 병렬 링크로서 공통으로 동작한다. 입력 및 출력 제어가 직렬 모드에서 각각의 링크에 대해 독립적으로 수신되면, 병렬 모드 동안 단일 세트의 입력 및 출력 제어가 모든 링크에 의해 공통으로 사용된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式