专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102432173B1 JTL-기반 초전도 로직 어레이들 및 FPGA들 有权
公开(公告)号：KR102432173B1
公开(公告)日：2022-08-12
申请号：KR1020207036460
申请日：2019-06-18
IPC分类号： H03K19/195 , G11C11/44 , H03K19/17736 , G06N10/00
摘要： 조셉슨송신라인(JTL)들에기초하는초전도로직어레이(SLA)들및 필드-프로그래밍가능게이트어레이(FPAG)들은상호양자로직(RQL) 컴플라이언트바이너리입력신호들을수용하고, 일반화된로직함수들의평가들인 RQL-컴플라이언트출력신호들을제공한다. 각각의 JTL-기반초전도 FPGA(JTLBSFPGA)는함께연결된다수의 JTL-기반 SLA(JTLBSLA)들을통합한다. 각각의 JTLBSLA는, JTLBSLA들이곱들의합의함수들의평가들을출력하도록입력들및 셀상태들의곱들을출력하는소프트웨어-프로그래밍가능및/또는마스크-프로그래밍된로직셀들의어레이를포함한다. 자기조셉슨접합(MJJ)들을통해프로그래밍가능셀 상태들을제공하는일부의로직셀들을포함하는새로운 JTLBSLA 로직셀들이설명된다. JTLBSFPGA들은 CMOS FPGA들에비해영역효율및 클록속도장점들을제공한다. 조셉슨자기랜덤액세스메모리(JMRAM)에기초한 SLA들과는달리, JTLBSLA들은워드라인드라이버들, 플럭스펌프들, 또는감지증폭기들을요구하지않는다. JTLBSLA들및 JTLBSFPGA들이 RQL-컴플라이언트하기때문에, 그들은또한신호변환회로부없이그들내에또는그들사이에연결되는 RQL 게이트들을포함할수 있다.

2. 发明授权

KR102395938B1 4-입력 조셉슨 게이트 有权
公开(公告)号：KR102395938B1
公开(公告)日：2022-05-10
申请号：KR1020207022356
申请日：2019-01-25
IPC分类号： H03K19/195 , H03K19/17704 , G11C11/44 , G06N10/00 , H03M7/00
摘要： 상호양자로직(RQL) 게이트회로는, 포지티브단자속양자(SFQ) 펄스를수신하는것에기초하여어서트되는 4 개의로직입력들을갖고, 로직입력과각각연관된각각의스토리지루프에 SFQ 펄스를저장하는제1 스테이지; 및 2 개이상의스토리지루프들을갖는제2 스테이지를갖는다. 제1 및제2 로직결정조셉슨접합(JJ)은제1 스테이지스토리지루프에저장된신호에기초하여결정을한다. 제3 로직결정조셉슨접합(JJ)은제1 및제2 결정에기초하여제3 결정을한다. 각각의로직결정조셉슨접합(JJ)은, AC 컴포넌트를갖는바이어스신호및 그연관된스토리지루프들에저장된하나이상의전류들에의해제공되는바이어싱에기초하여트리거한다. 제2 스테이지는제3 로직결정조셉슨접합(JJ)의트리거에기초하여출력을어서트한다. 이에의해 4-입력 AND, OR, AO22, 및 OA22 게이트가제공된다.

3. 发明公开

KR20210027531A 초전도 게이트 메모리 회로 审中-公开
公开(公告)号：KR20210027531A
公开(公告)日：2021-03-10
申请号：KR20217006310
申请日：2017-08-15
IPC分类号： G11C11/44 , H03K3/38 , H03K19/195
摘要： 본발명의한 실시예는초전도게이트메모리회로를포함한다. 상기회로는데이터입력상에제공된기록인에이블입력및 기록데이터단일플럭스양자펄스의존재또는부재각각에제공된기록인에이블단일플러스양자펄스에대응하여디지털상태를제 1 데이터상태및 제 2 데이터상태중 하나로써설정하기위해구성된조셉슨 D-게이트회로를포함한다. 상기회로는조셉슨 D-게이트에연결된저장루프를더 포함한다. 상기저장루프는상기디지털상태저장하고판독데이터입력상에제공된판독인에이블입력과 판독데이터 SFQ 펄스상에제공된판독인에이블 SFQ 펄스에대응하여출력에서의상기디지털상태를판독하기위해구성될 수있다.

4. 发明公开

KR20210011454A 초전도 비파괴 판독 회로들 审中-公开
公开(公告)号：KR20210011454A
公开(公告)日：2021-02-01
申请号：KR20207037287
申请日：2019-07-02
IPC分类号： G11C11/44 , G11C8/16 , H03K3/38 , H03K19/195
摘要： 상호양자논리(RQL) 초전도시스템들에서사용할비파괴판독(NDRO) 회로들이제공된다. 각각의 NDRO 회로는하나또는다수의독립적인 "테일" 회로들에단일또는다중상태임계미만바이어스전류를제공하는 "바디" 회로를포함한다. 각각의 "테일"은 "바디"에최소한의영향을가지며, 이로써 "바디" 회로의상태에대한임의의간섭또는파괴를방지한다. 이회로들은디바이스수를줄이고이로써회로밀도를높이며, 제작비용을줄이고단순화하며, 동일한동작사이클에서상태를기록하고상태를판독하는능력과같은, 기존설계들에서이용가능하지않은기능을제공한다. NDRO 회로는메모리또는논리어레이들에유용한보다콤팩트한단위셀들을제공하여, 향상된기능과함께더 적은자원들을요한다. 회로들은또한 AND, AND-OR, A-NOT-B, 인버터, 멀티플렉서및 디멀티플렉서게이트들에대한콤팩트한셀들을제공한다.

5. 发明授权

KR102116274B1 초전도 등시성 수신기 시스템 有权
公开(公告)号：KR102116274B1
公开(公告)日：2020-05-29
申请号：KR1020197009481
申请日：2017-08-15
申请人： 노스롭 그루먼 시스템즈 코포레이션
发明人： 다이,하이타오오. , 허,퀀틴피. , 쇼크,스티븐비. , 허,안나와이. , 버넷,랜달엠.
IPC分类号： H03K19/195 , H03K3/38 , G06N10/00 , H04B1/40

6. 发明授权

KR101979814B1 액티브 터미네이션을 갖는 초전도 회로들 有权
公开(公告)号：KR101979814B1
公开(公告)日：2019-05-17
申请号：KR1020177031643
申请日：2016-04-20
申请人： 노스롭 그루먼 시스템즈 코포레이션
发明人： 허,퀀틴피. , 페세트스키,아론에이. , 보로둘린,파블
IPC分类号： H03K3/38 , H01P3/06 , H03K19/195

7. 发明公开

KR1020170132313A 액티브 터미네이션을 갖는 초전도 회로들 审中-实审
标题翻译：具有主动终端的超导电路
公开(公告)号：KR1020170132313A
公开(公告)日：2017-12-01
申请号：KR1020177031643
申请日：2016-04-20
申请人： 노스롭 그루먼 시스템즈 코포레이션
发明人： 허,퀀틴피. , 페세트스키,아론에이. , 보로둘린,파블
IPC分类号： H03K3/38 , H01P3/06 , H03K19/195
CPC分类号： H01P3/06 , H03K3/38 , H03K19/195
摘要： 복수의전송라인들(60) 및결합기(58)를포함하는마이크로웨이브회로(50)가제공되며, 복수의전송라인들(60) 각각은복수의파형신호들중 각각의파형신호를수신하고전파하도록구성되며, 결합기(58)는복수의전송라인들(60)의출력들로부터복수의파형신호들을수신하여출력터미네이션저항기(RTOUT)에의해출력종결되는(output terminated) 결합된출력파형신호로결합시킨다. 마이크로웨이브회로는마이크로웨이브회로(50)를통한신호들의전송과연관되는반사들을경감시키기위한보상신호를생성하는보상신호생성기(VCOMP)를더 포함한다.
摘要翻译：提供微波电路50，其包括多个传输线60和组合器58.多个传输线60中的每一个接收多个波形信号中的每一个，并且组合器58从多个传输线60的输出端接收多个波形信号并将它们组合成由输出端接电阻器RTOUT端接的组合输出波形信号输出端。从而。微波电路包括补偿信号发生器（VCOMP），其产生补偿信号以减轻与通过微波电路（50）的信号传输相关的反射。

8. 发明公开

KR1020150087247A 저충실도 단일 큐비트 매직 상태들로부터의 효율적인 토폴리 상태 발생 有权
标题翻译：来自低度单一QUBIT魔法州的有效的扑灭状态
公开(公告)号：KR1020150087247A
公开(公告)日：2015-07-29
申请号：KR1020157013546
申请日：2013-10-10
申请人： 노스롭 그루먼 시스템즈 코포레이션
发明人： 이스틴,브라이언케이.
IPC分类号： G06N99/00 , H03K19/195 , B82Y10/00
CPC分类号： G06N99/002 , B82Y10/00
摘要： 복수의저충실도단일큐비트매직상태들로부터고충실도토폴리상태를발생시기위한시스템들및 방법들이제공된다. 고충실도초기상태로제 1 큐비트및 제 2 큐비트가준비된다. 단일큐비트매직상태로 N개의타깃큐비트들이준비된다. 시스템이상태가되도록, 큐비트들에대해일련의게이트들이수행된다. N개의타깃큐비트들에대해패리티체크가수행된다. 패리티체크는적어도제 1 측정값을제공한다. 측정값들이원하는값들을상정한다면, 제 1 큐비트, 제 2 큐비트및 제 1 타깃큐비트가토폴리상태로서받아들여진다.

9. 发明公开

KR1019990028555A 디지털 정보에 관한 장치 및 방법 无效
标题翻译：数字信息的设备和方法
公开(公告)号：KR1019990028555A
公开(公告)日：1999-04-15
申请号：KR1019970709875
申请日：1996-06-20
申请人： 텔레폰악티에볼라겟 엘엠 에릭슨(펍)
发明人： 얼랜드위키보르그 , 브세볼로드카프루넨코
IPC分类号： H03K19/195
摘要： 본 발명은 신호입력수단, 및 신호출력수단(1, 2)(각기), 및 캐리어수단을 디지털 정보를 반송하는 데 사용되게 하는 죠셉슨 접합을 구비하는 다수의 SFQ회로를 구비하는 논리회로장치에 관한 것이다. 죠셉슨 접합을 구비하는 SFQ회로는 DC전압을 발생시키기 위해 입력/출력에서 샘플링되고, 적어도 2개의 단일전속양자를 구비하는 트레인이 정보용 캐리어수단으로서 사용되고, 적어도 2개의 죠셉슨 접합간의 위상동기가 적어도 2개의 다른 동적상태를 구비하기 위해 사용되고, 그들중 적어도 하나의 상태가 출력신호를 구비한다.

10. 发明授权

KR102464923B1 RQL 회로용 밀리옴 레지스터 有权
公开(公告)号：KR102464923B1
公开(公告)日：2022-11-07
申请号：KR1020217010881
申请日：2019-09-16
IPC分类号： H10N60/10 , G06N10/00 , H03K19/195 , H10N69/00 , B82Y10/00
摘要： 밀리옴레지스터는조지프슨접합장치로서제작되며, 상기조지프슨접합장치는그 장치가터미널사이에서전체적으로저항을가지도록하기에충분한두께의강자성또는반강자성재료 (206, 210, 416)를포함한다. 상기장치는대략밀리옴정도의저항을가질수 있으며, 종래의저항재료를사용하여제작한동일한저항의레지스터에비하여훨씬작은칩 풋프린트(footprint)를소비할수 있다. 상기장치는상호양자로직(RQL) 회로망을제작하는데사용하였던공정을변형하지않고도제작될수 있기때문에, 플럭스트랩핑을완화하거나또는매우작은저항을필요로하는다른기능을수행하기위해 RQL 회로에쉽게도입될수 있다. 특히, 상기장치는 RQL 회로망을통하는 SFQ 펄스의전파에영향을미치지않고도트랩핑된플럭스에의해유도된순환전류를번-오프(burn-off)할수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式