专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101544994B1 2점 위상 변조기 및 이 장치의 변환 이득 교정 방법 有权
标题翻译： 2两点相位调制器及其转换增益校准方法
公开(公告)号：KR101544994B1
公开(公告)日：2015-08-17
申请号：KR20080090751
申请日：2008-09-16
IPC分类号： H03L7/093 , H03L7/183
CPC分类号： H03C3/0925 , H03C3/0933 , H03C3/0941 , H03C3/095 , H03C3/0991
摘要： 본발명은 2점위상변조기및 이장치의변환이득교정방법을공개한다. 본발명의 2점위상변조기는동작초기에 PLL 회로부에전하를충전및 펌핑하여출력주파수신호를고정하며, 이후소정기간동안 PLL 의루프를오픈하고지정된스텝신호를인가하여출력주파수신호를제어하는모듈레이션신호의변환이득을교정한다. 따라서한 번의교정동작으로정확한변환이득을교정할수 있다.

2. 发明公开

KR1020120027465A 서로 다른 샘플 레이트들에서 동작하는 부분들을 가진 디지털 위상 고정 루프 有权
标题翻译：数字相位锁定环与不同采样率的零件操作
公开(公告)号：KR1020120027465A
公开(公告)日：2012-03-21
申请号：KR1020127000275
申请日：2010-06-04
申请人： 퀄컴 인코포레이티드
发明人： 발란타인,개리,존 , 겡,지펭 , 필로포비치,다니엘,에프.
IPC分类号： H03L7/08 , H03C3/09
CPC分类号： H03L7/08 , H03C3/0941 , H03C3/095 , H03C3/0966 , H03L2207/50
摘要： A Digital Phase-Locked Loop (DPLL) involves a Time-to-Digital Converter (TDC) that receives a Digitally Controlled Oscillator (DCO) output signal and a reference clock and outputs a first stream of digital values. The TDC is clocked at a high rate. Downsampling circuitry converts the first stream into a second stream. The second stream is supplied to a phase detecting summer of the DPLL such that a control portion of the DPLL can switch at a lower rate to reduce power consumption. The DPLL is therefore referred to as a multi-rate DPLL. A third stream of digital tuning words output by the control portion is upsampled before being supplied to the DCO so that the DCO can be clocked at the higher rate. In a receiver application, no upsampling is performed and the DCO is clocked at the lower rate.

3. 发明授权

KR101023394B1 위상 동기 루프를 포함하는 장치 및 위상 동기 루프를 캘리브레이션하는 방법 有权
标题翻译：关于相位锁的改进
公开(公告)号：KR101023394B1
公开(公告)日：2011-03-18
申请号：KR1020057003751
申请日：2003-08-22
申请人： 엔엑스피 비 브이
发明人： 스펜서아드리안지 , 마샬폴알
IPC分类号： H03L7/093 , H03L7/18
CPC分类号： H03C3/0991 , H03C3/0925 , H03C3/0933 , H03C3/0941 , H03C3/095 , H03L7/0898 , H03L7/093 , H03L7/197 , H03L7/1976
摘要： 위상 동기 루프는 가변 주파수 발진기(20)와, 분배기(30)와, 위상 비교기(40)와, 이득 제어 스테이지(240)와, 루프 필터(50)를 포함한다. 루프의 주파수 응답은 위상 비교기에 의해 생성된 에러 신호 상에 다수의 상이한 레이트에서의 변조를 중첩하고 그리고 각각의 변조 레이트에 대해 발진기 주파수를 제어하는 루프 제어 신호의 피크치 간 변동량을 측정함으로써 측정된다. 만약 구성성분 값에서의 에러로 인해 주파수 응답이 원하는 값에서 벗어나게 되면, 루프 이득은 주파수 응답이 원하는 값에 근접하도록 조정된다.

4. 发明授权

KR100738242B1 캘리브레이션된 주파수 변조 위상 고정 루프 방법 및 장치 失效
标题翻译：用于校准频率调制锁相环的方法和装置
公开(公告)号：KR100738242B1
公开(公告)日：2007-07-12
申请号：KR1020000062313
申请日：2000-10-23
申请人： 엔엑스피 유에스에이, 인코포레이티드
发明人： 맥콜로,캘빈,이 , 카세르타,제임스존
IPC分类号： H03L7/187
CPC分类号： H03C3/0991 , H03C3/095 , H03L7/0893 , H03L7/18
摘要： 본 발명에 따라서, 주파수 변조 위상-고정-루프(FMPLL;100) 구조가 구현된다. FMPLL(100)의 주파수는 전류 제어 발진기(ICO;126)를 사용하여 제어된다. ICO(126)는 고정된 이득을 유지하도록 피드백(feedback)을 통합하는 전류 신호를 수신한다. FMPLL(100)과 연관된 ICO(126)는 입력 제어 전류(ICTL)에서 주어진 변화에 대한 출력 주파수에서의 예측할 수 있는 변화를 설정한다. 이러한 고정된 이득에 따라, 부가 델타 전류(IMOD)를 입력 제어 전류에 합산함으로써 주파수 시프트가 생성될 수 있다. 전류(IMOD)의 크기를 주기적으로 변화시킴으로써, 변조된 주파수 클럭은 ICO(126)의 출력에서 생성된다. IMOD의 크기는 주파수 변조 클럭의 주파수 시프트 양을 제어한다. 발생된 시스템 주파수와 비례하는 IMOD 신호를 제공함으로써, 평균, 중심(center), 주파수와 비례하는 주파수 시프트가 생성된다. 그러므로, 주파수 변조의 백분율(percentage)은 시스템 클럭 주파수의 크기와 상관없이 일정하다. 전압 기준 소스(146)의 출력 기준 소스(146)의 출력 기준을 캘리브레이션함으로써, 원하는 변조 주파수 백분(percent)이 더 충족될 수 있다.
전류 제어 발진기, 주파수 변조 위상-고정-루프, 피드백, 주파수 시프트

5. 发明授权

KR101859293B1 2-포인트 FSK 변조를 사용하는 주파수 합성기를 캘리브레이션하는 방법 有权
公开(公告)号：KR101859293B1
公开(公告)日：2018-06-28
申请号：KR1020160150613
申请日：2016-11-11
申请人： 더 스와치 그룹 리서치 앤 디벨롭먼트 엘티디
发明人： 까사그랑데아르노
IPC分类号： H03C3/09
CPC分类号： H04B17/11 , H03C3/0941 , H03C3/095 , H03C3/0975 , H03C3/0991 , H03F3/195 , H03F3/245 , H03F2200/294 , H03F2200/451 , H03G3/3047 , H03L7/0891 , H03L7/091 , H03L7/099 , H03L7/185 , H04B17/21
摘要： 2-포인트 FSK 변조를사용하는주파수합성기 (10) 를캘리브레이션하는방법은, 제 1 단계 (P1) 에서, 디지털-아날로그컨버터 (7) 를비활성화시키는것에의해, 캘리브레이션유닛 (27) 에의해생성된여기신호 (Sd) 를시그마-델타변조기 (9) 에공급하고, 합성기의루프필터 (4) 로부터의출력신호를, 인커밍신호를디지털로컨버팅하고캘리브레이션유닛에서루프필터출력신호와여기신호 (Sd) 간의위상쉬프트를오프셋하는상기캘리브레이션유닛 (27) 으로송신하는것을포함한다. 제 2 단계 (P2) 에서, 여기신호는시그마-델타변조기에그리고활성화된디지털-아날로그컨버터에공급되고, 디지털-아날로그컨버터이득은, 캘리브레이션유닛에서루프필터출력신호의극성을여기신호에대하여검사하고이분법알고리즘을사용하는것에의해캘리브레이션된다.

6. 发明公开

KR1020100077990A 소면적 확산 스펙트럼 클럭 발생 장치 및 방법 有权
标题翻译：小尺寸传播频谱时钟生成的装置和方法
公开(公告)号：KR1020100077990A
公开(公告)日：2010-07-08
申请号：KR1020080136091
申请日：2008-12-29
申请人： 주식회사 디비하이텍
发明人： 전하준 , 김상섭
IPC分类号： H03L7/085 , H03L7/107
CPC分类号： H04B1/69 , H03B23/00 , H03C3/0925 , H03C3/0941 , H03C3/095
摘要： PURPOSE: A small area spread spectrum clock generator and a method thereof are provided to overcome the limit of the bandwidth of phase sync loop which is subordinate in the modulation frequency by additionally forming a demodulator unit and demodulation control unit in order to offset the modulation amount. CONSTITUTION: A line divider unit(40) outputs a reference clock signal by dividing. A phase frequency detection unit(42) outputs the detected result to an error signal by detecting the frequency between the reference clock signal and the compare clock signal and phase difference. A charge pump(44) outputs the current corresponding to the error signal. A loop filter(46) outputs the control voltage corresponding to current. A modulation control unit(52) generates the modulation amount corresponding to the modulation conditioning signal. A modulator unit(48) outputs the modulation result of the control voltage corresponding to the modulation amount. A voltage controlled oscillator(50) outputs the oscillation clock signal with the oscillated frequency as the result of spreading of the band of the external clock signal according to the modulation result. A feedback divider unit(54) outputs the compare clock signal by dividing. A demodulation control unit(70) generates the demodulation amount offsetting the modulation amount. A demodulator(72) offsets the modulation of the control voltage outputted from the loop filter corresponding to the demodulation amount.
摘要翻译：目的：提供一种小面积扩频时钟发生器及其方法，通过另外形成解调器单元和解调控制单元来克服调制频率下属的相位同步环路的带宽限制，以便抵消调制量。构成：分路器（40）通过分频输出基准时钟信号。相位频率检测单元（42）通过检测参考时钟信号和比较时钟信号之间的频率以及相位差来将检测结果输出到误差信号。电荷泵（44）输出对应于误差信号的电流。环路滤波器（46）输出与电流对应的控制电压。调制控制单元（52）产生与调制调节信号对应的调制量。调制器单元（48）输出与调制量对应的控制电压的调制结果。作为根据调制结果对外部时钟信号的频带进行扩频的结果，压控振荡器（50）以振荡频率输出振荡时钟信号。反馈分频器单元（54）通过除法输出比较时钟信号。解调控制单元（70）生成抵消调制量的解调量。解调器（72）抵消与解调量对应的从环路滤波器输出的控制电压的调制。

7. 发明授权

KR100792044B1 확산 스펙트럼 클럭 생성기 失效
标题翻译：传播频谱钟发生器
公开(公告)号：KR100792044B1
公开(公告)日：2008-01-04
申请号：KR1020070052912
申请日：2007-05-30
申请人： 인하대학교 산학협력단
发明人： 강진구 , 임완식
IPC分类号： H03L7/083
CPC分类号： H03C3/095 , H03L7/0891 , H03L7/093 , H03L7/18
摘要： A spread spectrum clock generator is provided to easily spread to other frequency band by adjusting a reference input frequency, an output frequency of a VCO(Voltage Controlled Oscillator), and a division ratio of a modulation block. A spread spectrum clock generator(400) includes a phase frequency detector(410), a charge pump(420), a loop filter(460), a voltage controlled oscillator(430), a divider(440), and a modulation block(470). The modulation block includes a multi-level shifter(472) which outputs a first signal by primarily modulating a reference frequency signal with a predetermined first amplitude and a frequency, a common drain amplifier(474) which lowers the first signal to a bias voltage level applied to the VCO(Voltage Controlled Oscillator) to output a second signal, and an operational amplifier buffer(476) which modulates the second signal of a square wave form into a triangular wave form to generate a fine modulation waveform signal, and outputs the generated fine modulation waveform signal as the current source of the VCO.
摘要翻译：扩频时钟发生器通过调整参考输入频率，VCO（压控振荡器）的输出频率和调制块的分频比来容易地扩展到其他频带。扩频时钟发生器（400）包括相位频率检测器（410），电荷泵（420），环路滤波器（460），压控振荡器（430），分频器（440）和调制块 470）。调制块包括通过以预定的第一幅度和频率主要调制参考频率信号来输出第一信号的多电平移位器（472），将第一信号降低到偏置电压电平的公共漏极放大器（474）施加到VCO（压控振荡器）以输出第二信号;以及运算放大器缓冲器（476），其将方波形式的第二信号调制成三角波形，以产生精细调制波形信号，并输出所生成的微调波形信号作为VCO的电流源。

8. 发明授权

KR100621169B1 주파수 합성기를 포함하는 무선 장치 및 주파수 합성기를위상 및/또는 주파수 변조하는 방법 有权
标题翻译：包含频率合成器的无线电设备和相位和/或频率调制频率合成器的方法
公开(公告)号：KR100621169B1
公开(公告)日：2006-09-06
申请号：KR1019990057356
申请日：1999-12-14
申请人： 코닌클리케 필립스 엔.브이.
发明人： 샤바스장알랑
IPC分类号： H03C1/00
CPC分类号： H03C3/0983 , H03C3/095
摘要： 본 장치는 두 개의 위상 동기 루프(L1, L2)를 포함하는 주파수 합성기(12)를 포함한다. 이중 하나의 동기 루프는 저역 필터(68)를 포함하고, 다른 동기 루프는 고역 필터(49)를 포함한다. 저역 필터를 갖는 루프는 상기 합성기의 기본 주파수를 고정시키고, 고역 필터는 위상 잡음을 정정한다. 이러한 장치로, 변조 주파수가 저역 필터의 컷오프 주파수보다 높을 경우, 상기 루프에 의해 방해받지 않는 변조 주파수를 단자(11)에 인가하는 것이 쉬워진다.
본 장치의 응용은 무선 송신기를 들 수 있다.

9. 发明公开

KR1020030028561A 파형 생성기를 사용한 주파수 변조기 有权
标题翻译： 파형생성기를사용한주파수변조기
公开(公告)号：KR1020030028561A
公开(公告)日：2003-04-08
申请号：KR1020037001617
申请日：2001-07-16
申请人： 엔엑스피 유에스에이, 인코포레이티드
发明人： 클라트나딤
IPC分类号： H03L7/00
CPC分类号： H03C3/095 , H03C3/0925 , H03C3/0941 , H04L27/2017
摘要： 변조된 출력 신호(VCOout)를 제공하기 위한 여러 변조 펄스 정형들 및 데이터 신호에 따라 캐리어 신호를 변조하는 다중 모드 루프 주파수 변조기(10)는 이중 포트 변조에 대해 또는 단일 포트 변조에 대해 전치왜곡된 펄스 정형 필터 임펄스 응답 및/또는 여러 펄스 정형 필터 단계 수행하도록 파형 생성기(12) 및 2개의 멀티플렉서들(14, 38)을 포함한다. 파형 생성기(12)는 또한, 주파수 편이를 입력하기 위한 보간을 제공하고, 크리스탈(30) 및 기준 분주기(28)에 의해 제공된 여러 기준 주파수 클럭에 대한 스케일링 단계를 제공한다. 로우 패스 필터(22)는 PLL 루프 필터 단계를 제공하기 위해 사용되고, 하이 포트 DAC(18)에 대한 평활 필터로서도 사용된다.
摘要翻译：一种用于根据各种调制脉冲成形和数据信号调制载波信号以提供调制输出信号（VCOout）的多模式环路频率调制器（10）。多模环路频率调制器（10）包括波形发生器（12）和两个多路复用器（14,38），用于对双端口调制或者用于执行脉冲成形滤波脉冲响应的各种脉冲整形滤波和/或预失真单端口调制。波形发生器（12）可以可选地为输入频率偏差提供内插，并且可以可选地提供由晶体（30）和参考分频器（28）提供的各种参考频率时钟信号的缩放。低通滤波器（22）用于提供锁相环滤波并且还用于为高端口DAC（18）提供平滑滤波器。＆lt;图像＆GT;

10. 发明公开

KR1020010020334A 주파수 변조회로 失效
公开(公告)号：KR1020010020334A
公开(公告)日：2001-03-15
申请号：KR1019997009948
申请日：1999-04-13
申请人： 소니 주식회사
发明人： 아베켄사쿠 , 스기모토요시히로 , 고바야시노부오 , 키토카즈히사
IPC分类号： H03C3/00
CPC分类号： H03C3/0966 , H03C3/00 , H03C3/0941 , H03C3/095
摘要： 본발명에의하면, PLL(20)의기준주파수의신호원은 VCO(24)로이루어진다. VCO(14)가준비된다. 제 1오디오신호(L+R)가 VCO(24)에공급되어그 발진주파수(f)를제어한다. 제 2오디오신호(L-R)가 VCO(14)에공급되고, 제 1오디오신호(L+R)의주파수대역외측에있는점유주파수대역을갖는 FM신호(S)가형성된다. 이 FM신호(S)는가산기(26)에공급되고, 여기서로패스필터로부터 VCO(21)에공급되는위상비교출력에가산된후, VCO(21)에공급된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式