专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140050676A 그래핀-함유 스위치의 형성 방법 有权
标题翻译：形成含石墨开关的方法
公开(公告)号：KR1020140050676A
公开(公告)日：2014-04-29
申请号：KR1020147004393
申请日：2012-06-27
申请人： 마이크론 테크놀로지, 인크
发明人： 샌더,거티,에스.
IPC分类号： H01L27/02
CPC分类号： H01L21/768 , H01L23/525 , H01L23/53276 , H01L29/0665 , H01L29/0676 , H01L29/1606 , H01L29/66022 , H01L29/66742 , H01L29/7788 , H01L29/78642 , H01L29/78684 , H01L2924/0002 , H01L2924/00
摘要： 일부 실시예는 그래핀-함유 스위치를 형성하는 방법을 포함한다. 하부 전극은 베이스 위에 형성되고, 제1 전기적 도전성 구조는 하부 전극으로부터 상방으로 뻗도록 형성될 수 있다. 유전체 재료는 제1 전기적 도전성 구조의 측벽을 따라 형성될 수 있는 한편, 하부 전극의 일부를 노출된 채로 남겨둔다. 그래핀 구조는 하부 전극의 노출된 부분과 전기적으로 결합되도록 형성될 수 있다. 제2 전기적 도전성 구조는 제1 전기적 도전성 구조로부터 그래핀 구조의 마주하는 측 상에 형성될 수 있다. 상부 전극은 그래핀 구조 위에 형성되고 제2 전기적 도전성 구조와 전기적으로 결합될 수 있다. 제1 및 제2 전기적 도전성 구조는 그래핀 구조를 가로질러 전계를 제공하도록 구성될 수 있다.

2. 发明公开

KR1020130017043A 반도체 소자의 형성 방법 无效
标题翻译：形成半导体器件的方法
公开(公告)号：KR1020130017043A
公开(公告)日：2013-02-19
申请号：KR1020110079296
申请日：2011-08-09
申请人： 에스케이하이닉스 주식회사
发明人： 장동인
IPC分类号： H01L21/8242 , H01L27/108 , H01L21/336 , H01L29/78
CPC分类号： H01L29/66007 , H01L21/02697 , H01L27/10885 , H01L27/10894 , H01L29/66022 , H01L29/66712
摘要： PURPOSE: A method for forming a semiconductor device is provided to improve the overlap margin of a semiconductor substrate and a storage electrode by easily forming the lower area of a store electrode region. CONSTITUTION: An interlayer insulating film is formed on a semiconductor substrate including an active area(104) and an element isolation film(102). The interlayer insulating film is etched to expose both ends of the active area and form a preliminary store electrode region. A seed layer is formed in the bottom surface of the preliminary store electrode region. A nano rod is formed on the seed layer. A sacrificial dielectric film and an insulating layer are formed at both sides of the nano rod. The nano rod and the seed layer are removed to expose both ends of the active area and form the store electrode region.
摘要翻译：目的：提供一种用于形成半导体器件的方法，通过容易地形成存储电极区域的下部区域来改善半导体衬底和存储电极的重叠余量。构成：在包括有源区（104）和元件隔离膜（102）的半导体衬底上形成层间绝缘膜。蚀刻层间绝缘膜以露出有源区的两端并形成初步存储电极区。种子层形成在预备电极区域的底面。在种子层上形成纳米棒。牺牲电介质膜和绝缘层形成在纳米棒的两侧。去除纳米棒和种子层以暴露有源区的两端并形成存储电极区。

3. 发明公开

KR1020050013212A ｎ형 반도체 다이아몬드 제조 방법 및 반도체 다이아몬드 失效
标题翻译： N型半导体金刚石制造方法和半导体金刚石
公开(公告)号：KR1020050013212A
公开(公告)日：2005-02-03
申请号：KR1020047020487
申请日：2003-06-18
申请人： 스미토모덴키고교가부시키가이샤
发明人： 남바,아끼히꼬 , 이마이,다까히로 , 니시바야시,요시끼
IPC分类号： H01L27/12 , H01L21/20 , H01L21/205 , C30B29/04
CPC分类号： C30B25/02 , C30B29/04 , H01L21/02376 , H01L21/0243 , H01L21/02433 , H01L21/02444 , H01L21/02494 , H01L21/02527 , H01L21/02576 , H01L21/02587 , H01L21/02609 , H01L21/0262 , H01L21/02658 , H01L21/041 , H01L29/66022 , H01L29/66037
摘要： 본 발명은, n형 반도체 다이아몬드의 제조 방법, n형 반도체 다이아몬드, pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드에 관한 것이다. 본 발명에서, 다이아몬드 {100} 단결정 기판(10)을 가공하여, 다이아몬드 {111}면을 형성한 후, 다이아몬드 {111}면 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시켜 n형 다이아몬드 에피택셜층(20)을 형성한다. 또한, 상기한 바와 같이 하여 얻어지는 n형 반도체 다이아몬드와 p형 반도체 다이아몬드, 및 비도핑 다이아몬드를 조합하는 것, p형 반도체 다이아몬드 {100} 단결정 기판을 이용하는 것 등에 의해, pn 접합형, pnp 접합형, npn 접합형 및 pin 접합형의 반도체 다이아몬드가 얻어진다.

4. 发明公开

KR20180060324A 유기발광소자를 이용한 조명장치의 제조장치 및 제조방법 审中-公开
公开(公告)号：KR20180060324A
公开(公告)日：2018-06-07
申请号：KR20160159700
申请日：2016-11-28
IPC分类号： H01L51/56 , C23C14/56 , H01L51/00
CPC分类号： H01L29/66022 , H01L21/0271 , H01L51/0011 , H01L51/0031 , H01L2221/1068 , H01L2221/68381 , H01L2251/562
摘要： 본발명에서는복수의조명장치가형성되는필름을공급롤과회수롤사이에서반송하며, 증착부에서반송중인필름상에유기발광층및 제2전극을형성하며, 에이징부는증착부의후단에배치되어증착부에서유기발광층이증착된후 반송되는필름에에이징전압을인가하여유기발광층을에이징한다.

5. 发明授权

KR101563829B1 그래핀-함유 스위치의 형성 방법 有权
标题翻译： - 形成含石墨开关的方法
公开(公告)号：KR101563829B1
公开(公告)日：2015-10-27
申请号：KR1020147004393
申请日：2012-06-27
申请人： 마이크론 테크놀로지, 인크
发明人： 샌더,거티,에스.
IPC分类号： H01L27/02
CPC分类号： H01L21/768 , H01L23/525 , H01L23/53276 , H01L29/0665 , H01L29/0676 , H01L29/1606 , H01L29/66022 , H01L29/66742 , H01L29/7788 , H01L29/78642 , H01L29/78684 , H01L2924/0002 , H01L2924/00
摘要： 일부실시예는그래핀-함유스위치를형성하는방법을포함한다. 하부전극은베이스위에형성되고, 제1 전기적도전성구조는하부전극으로부터상방으로뻗도록형성될수 있다. 유전체재료는제1 전기적도전성구조의측벽을따라형성될수 있는한편, 하부전극의일부를노출된채로남겨둔다. 그래핀구조는하부전극의노출된부분과전기적으로결합되도록형성될수 있다. 제2 전기적도전성구조는제1 전기적도전성구조로부터그래핀구조의마주하는측 상에형성될수 있다. 상부전극은그래핀구조위에형성되고제2 전기적도전성구조와전기적으로결합될수 있다. 제1 및제2 전기적도전성구조는그래핀구조를가로질러전계를제공하도록구성될수 있다.

6. 发明授权

KR100933847B1 ｎ형 반도체 다이아몬드 제조 방법 및 반도체 다이아몬드 失效
标题翻译： n형반도체다이아몬드제조방법및반도체다이아몬드
公开(公告)号：KR100933847B1
公开(公告)日：2009-12-24
申请号：KR1020047020487
申请日：2003-06-18
申请人： 스미토모덴키고교가부시키가이샤
发明人： 남바,아끼히꼬 , 이마이,다까히로 , 니시바야시,요시끼
IPC分类号： H01L27/12 , H01L21/20 , H01L21/205 , C30B29/04
CPC分类号： C30B25/02 , C30B29/04 , H01L21/02376 , H01L21/0243 , H01L21/02433 , H01L21/02444 , H01L21/02494 , H01L21/02527 , H01L21/02576 , H01L21/02587 , H01L21/02609 , H01L21/0262 , H01L21/02658 , H01L21/041 , H01L29/66022 , H01L29/66037
摘要： An n-type diamond epitaxial layer 20 is formed by processing a single-crystalline ä100ü diamond substrate 10 so as to form a ä111ü plane, and subsequently by causing diamond to epitaxially grow while n-doping the diamond ä111ü plane. Further, a combination of the n-type semiconductor diamond, p-type semiconductor diamond, and non-doped diamond, obtained in the above-described way, as well as the use of p-type single-crystalline ä100ü diamond substrate allow for a pn junction type, a pnp junction type, an npn junction type and a pin junction type semiconductor diamond to be obtained.
摘要翻译：一个n型金刚石外延层20是通过加工一个单晶硅和100um; 金刚石基底10以便形成一个＆lt; 111＆u; 并随后通过使金刚石外延生长，同时n掺杂金刚石和金刚石。平面。此外，以上述方式获得的n型半导体金刚石，p型半导体金刚石和非掺杂金刚石的组合以及使用p型单晶金刚石和100um; 金刚石衬底允许获得pn结型，pnp结型，npn结型和pin结型半导体金刚石。＆lt;图像＆GT;

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式