专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170118250A 단일 명령어에 응답하여 회전 및 XOR을 수행하기 위한 시스템들, 장치들, 및 방법들 审中-实审
标题翻译：用于响应单个指令执行旋转和XOR的系统，设备和方法
公开(公告)号：KR1020170118250A
公开(公告)日：2017-10-24
申请号：KR1020177029334
申请日：2013-06-21
申请人： 인텔 코포레이션
发明人： 고팔,비노드 , 울리치,길버트엠. , 길포드,제임스디. , 얍,커크에스.
IPC分类号： G06F9/30
CPC分类号： G06F9/30029 , G06F9/30032 , G06F9/30036 , G06F9/30167
摘要： 컴퓨터프로세서에서단일 XOR 및회전명령어에응답하여회전및 XOR을실행하는방법들, 시스템들, 및장치들이본 명세서에개시되는데, 여기서회전및 XOR 명령어는제1 및제2 소스피연산자들, 목적지피연산자, 및즉치값을포함한다.
摘要翻译：有响应于从所述计算机处理器中的方法，系统和设备中所公开的单个XOR和旋转指令在本文中执行旋转和XOR，其中，所述旋转和XOR指令是所述第一mitje第二源操作数，一个目的地操作数，mitjeuk 它包括直接。

2. 发明公开

KR1020150110599A 벡터 갈로이스 필드 멀티플라이 섬 및 어큐물레이트 명령 有权
标题翻译：矢量GALOIS字段多项式和累积指令
公开(公告)号：KR1020150110599A
公开(公告)日：2015-10-02
申请号：KR1020157021896
申请日：2014-01-07
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 브래드버리,조나단,데이비드
IPC分类号： G06F9/30
CPC分类号： G06F9/3001 , G06F9/30018 , G06F9/30029 , G06F9/30032 , G06F9/30036 , G06F9/30149 , G06F9/3016
摘要： 벡터갈로이스필드멀티플라이섬 및어큐물레이트명령(Vector Galois Field Multiply Sum and Accumulate instruction). 상기명령의제2 오퍼랜드의각각의엘리먼트는갈로이스필드에서제3 오퍼랜드의대응엘리먼트와곱해져서하나또는그 이상의곱들(products)을제공한다. 상기하나또는그 이상의곱들은서로배타적 OR 연산된후 상기명령의제3 오퍼랜드의대응엘리먼트와배타적 OR 연산된다. 그결과들은선택된오퍼랜드에배치된다.
摘要翻译：矢量Galois字段乘法和累加指令。指令的第二操作数的每个元素在Galois域中与第三操作数的相应元件相乘以提供一个或多个乘积。一个或多个产品彼此独占地或并入，并且与指令的第四操作数的相应元件专门地进行OR运算。将结果放置在选定的操作数中。

3. 发明公开

KR1020130064794A 반도체 칩 상에서 구현되는 벡터 논리 감소 연산 有权
标题翻译：在半导体芯片上执行的矢量逻辑减少操作
公开(公告)号：KR1020130064794A
公开(公告)日：2013-06-18
申请号：KR1020137008144
申请日：2011-09-24
申请人： 인텔 코포레이션
发明人： 위드메이어,제프 , 사무드랄라,스리드하르 , 골리버,로저
IPC分类号： G06F9/305 , G06F9/44 , G06F1/00
CPC分类号： G06F9/30029 , G06F7/00 , G06F9/06 , G06F9/30032 , G06F9/30036 , G06F15/76
摘要： A semiconductor processor is described. The semiconductor processor includes logic circuitry to perform a logical reduction instruction. The logic circuitry has swizzle circuitry to swizzle a vector's elements so as to form a swizzle vector. The logic circuitry also has vector logic circuitry to perform a vector logic operation on said vector and said swizzle vector.

4. 发明公开

KR1019990082749A 편집 기능을 위한 전문 밀리코드 지시 失效
标题翻译：专用的MILLICODE指令编写功能
公开(公告)号：KR1019990082749A
公开(公告)日：1999-11-25
申请号：KR1019990008699
申请日：1999-03-15
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 웹찰스에프. , 존슨주디샨-샨첸
IPC分类号： G06F9/38
CPC分类号： G06F9/3822 , G06F9/3001 , G06F9/30018 , G06F9/30029 , G06F9/30094 , G06F9/30145 , G06F9/3017 , G06F9/30181 , G06F9/30189
摘要： 하드웨어제어실행유닛에서비교적간단한명령세트를실행하고상기하드웨어제어실행유닛에서간단한명령의밀리코드시퀀스 (millicode sequence)와의밀리-모드 (milli-mode) 설계상태로비교적복잡한명령세트를실행하는파이프라인컴퓨터프로세서 (pipelined computer processor)를갖춘컴퓨터시스템에서, 밀리코드는시스템이계속하여프로세서밀리-레지스터를사용하게하도록상기프로세서에의한매크로-모드 (macro-mode) 복호화가중단되고프로세서의디코더가이들을복호화하여프로세서밀리-모드로의엔트리에서의실행을위해스케쥴처리할때 밀리-모드상태로동작된다. 밀리코드플래그 (millicode flag)는전문업데이트및 브랜치 (update and branch) 명령을허용하고, 플래그는밀리코드명령에대해특정하게설정되거나클리어된다. 편집기능을위한밀리코드명령은한 바이트의입력패턴스트링을처리하고, 한바이트의출력스트링을발생하여, 스트링에서다음바이트의처리를준비하도록다양한포인터와상태표시를업데이트한다. 번역인출 (Translate Fetch, TRFET) 밀리코드명령은번역및 테스트 (Translate and Test, TRT, TRT는 ESA/390 번역및 테스트명령을칭함) 명령을지지하고, 오퍼랜드억세스, 점검, 준비, 및저장기능을제공하기위한가산 (Add)을포함하는더 간단한압축기억된십진수연산 (packed decimal operation)을지지하고 DP 명령에필요한경우몫의디지트를발생하도록설계된데이터플로우논리 (dataflow logic)와하드웨어제어를사용하는압축기억된십진수나눗셈(packed decimal divide)에대한전문밀리코드명령은전체 DP 기능을하드웨어로실행하기보다는내부코드명령으로실행되고, 또한제어는내부코드에보존되어보통과다른경계조건의처리를더 간단하게하도록허용한다.

5. 发明授权

KR101826770B1 다수의 테스트 소스를 사용한 OR-테스트 및 AND-테스트 기능을 제공하는 융합가능 명령어 및 논리 有权
标题翻译：用于提供OR测试和AND测试功能的可靠指令和逻辑以及多个测试源
公开(公告)号：KR101826770B1
公开(公告)日：2018-02-07
申请号：KR1020170026096
申请日：2017-02-28
申请人： 인텔 코포레이션
发明人： 록티우킨,맥심 , 발렌틴,로버트 , 호른,줄리안씨. , 차니,마크제이.
IPC分类号： G06F9/30 , G06F9/38
CPC分类号： G06F9/3822 , G06F9/30029 , G06F9/30058 , G06F9/30094 , G06F9/3836
摘要： 융합가능명령어및 논리는다수의테스트소스에대한 OR-테스트및 AND-테스트기능을제공한다. 어떤실시예들은실행을위해테스트명령어를디코딩하는프로세서디코드스테이지를포함하고, 이명령어는제1, 제2 및제3 소스데이터피연산자, 및연산유형을지정한다. 실행유닛들은, 디코딩된테스트명령어에응답하여, 제1 소스데이터피연산자로부터의데이터와제2 소스데이터피연산자로부터의데이터간의지정된연산유형에따른하나의논리연산을수행하고, 제3 소스데이터피연산자로부터의데이터와제1 논리연산의결과간에제2 논리연산을수행하여조건플래그를세트시킨다. 어떤실시예들은하나의논리명령어를종래기술의테스트명령어와융합함으로써동적으로테스트명령어를발생한다. 다른실시예들은 JIT(just-in-time) 컴파일러를통해테스트명령어를발생한다. 어떤실시예들은또한테스트명령어를차후의조건분기명령어와융합하고, 조건플래그가어떻게세트되는지에따라분기를수행한다.
摘要翻译：可熔指令和逻辑为多个测试源提供OR测试和AND测试功能。一些实施例包括用于执行解码测试命令处理器解码级和指令指定第一和第二源数据操作数mitje 3，和操作类型。执行单元，响应于所述解码后的测试指令时，所述第一源数据操作数robuteoui数据，并根据操作的所述第二源数据操作数robuteoui数据之间的指定类型的执行逻辑运算，并且所述第三源数据操作数robuteoui数据和在一个逻辑操作的结果之间执行第二逻辑操作以设置条件标志。某些实施例通过将一个逻辑指令与现有技术测试指令融合来动态地产生测试指令。其他实施例通过即时（JIT）编译器生成测试指令。一些实施例还将测试命令与后续条件分支指令融合，并根据条件标记如何设置来执行分支。

6. 发明授权

KR101759437B1 단일 포톤 계수 장치 및 그 방법 有权
公开(公告)号：KR101759437B1
公开(公告)日：2017-07-18
申请号：KR1020160048866
申请日：2016-04-21
申请人： 연세대학교 산학협력단
发明人： 정성욱 , 박정현 , 김기룡
IPC分类号： G01N21/64 , G06F9/30 , G04F10/00
CPC分类号： H01L31/107 , G01J2001/442 , G01J2001/4466 , H01L27/14643 , H01L31/02027 , G01N21/6408 , G04F10/005 , G06F9/30029
摘要： 일실시예에따른단일포톤계수장치는복수위상락 루프(PLL)를이용하여인가되는각 클락의에지를검출하여결합신호를생성하는에지컴바이너, 단일포톤검출(SPAD) 어레이의각 SPAD에서발생하는모든이벤트를 OR 트리및 XOR 트리를이용하여샘플링하는샘플링부및 상기결합신호에기초하여상기샘플링된이벤트를카운트하여단일포톤을계수하는계산부를포함한다.

7. 发明公开

KR1020170015477A 메모리에서 비교 연산들 审中-实审
标题翻译：内存中的比较操作
公开(公告)号：KR1020170015477A
公开(公告)日：2017-02-08
申请号：KR1020177000270
申请日：2015-06-04
申请人： 마이크론 테크놀로지, 인크.
发明人： 티와리,산제이
IPC分类号： G06F9/30 , G11C29/12 , G11C29/14 , G11C29/32 , G11C7/06 , G06F9/38 , G06F15/78
CPC分类号： G11C29/1201 , G06F9/30029 , G06F9/30032 , G06F9/3877 , G06F9/3887 , G06F15/785 , G11C7/065 , G11C7/10 , G11C11/4091 , G11C11/4096 , G11C16/10 , G11C29/14 , G11C29/32 , Y02D10/13
摘要： 본개시의예들은메모리에서비교연산을수행하는것에관련된장치들및 방법들을제공한다. 일예의장치는제 1 액세스라인에결합되어제 1 요소를저장하도록구성된제 1 그룹의메모리셀들을포함할수 있다. 또한, 일예의장치는제 2 액세스라인에결합되어제 2 요소를저장하도록구성된제 2 그룹의메모리셀들을포함할수 있다. 또한, 일예의장치는입력/출력(I/O) 라인을통해데이터를전송하지않고다수의 AND 연산들, OR 연산들, SHIFT 연산들, 및 INVERT 연산들을수행함으로써제 1 요소를제 2 요소와비교하도록구성된감지회로를포함할수 있다.
摘要翻译：本公开的示例提供了与在存储器中执行比较操作有关的装置和方法。示例性设备可以包括耦合到第一接入线路并被配置为存储第一元件的第一组存储器单元。示例性设备还可以包括耦合到第二接入线路并被配置为存储第二元件的第二组存储器单元。示例性装置还可以包括感测电路，其被配置为通过在不经由输入/输出（I / O）线路传送数据的情况下执行多个AND运算，OR运算，SHIFT运算和INVERT运算来比较第一元件与第二元件。

8. 发明授权

KR101685247B1 조기 원거리 분기 예측을 위한 섀도우 캐시를 포함하는 단일 사이클 다중 분기 예측 有权
标题翻译：单周期多分支预测，包括用于早期预警的阴影缓存
公开(公告)号：KR101685247B1
公开(公告)日：2016-12-09
申请号：KR1020137009758
申请日：2011-09-16
申请人： 소프트 머신즈, 인크.
发明人： 압달라,모하매드
IPC分类号： G06F9/30 , G06F9/38
CPC分类号： G06F9/3806 , G06F9/30018 , G06F9/30029 , G06F9/30047 , G06F9/3804 , G06F9/3836 , G06F9/3844 , G06F9/3869 , G06F12/0875 , G06F2212/1016 , G06F2212/452
摘要： 다중의분기명령들을포함하는복수의명령들에액세스하는단계를포함하는명령들을식별하는방법이개시된다. 다중의분기명령들중 각분기명령에대해, 분기가취해지는경우에실행되는명령들을나타내는각각의제1 마스크가생성된다. 분기가취해지지않는경우에실행되는명령들을나타내는각각의제2 마스크가생성된다. 각분기명령에대한각각의분기예측을포함하는예측출력이수신된다. 각분기명령에대해, 예측출력은각각의제1 및제2 마스크들중에서각각의결과적인마스크를선택하기위해사용된다. 각분기명령에대해, 후속분기의결과적인마스크는이전의분기가후속분기를넘어분기할것으로예측되면무효화된다. 모든결과적인마스크에대해논리연산을수행하여최종마스크를생성한다. 최종마스크를사용하여실행을위한명령들의서브세트를선택한다.
摘要翻译：一种识别指令的方法，包括访问包括多个分支指令的多个指令。对于多个分支指令的每个分支指令，生成表示如果采用分支时执行的指令的相应的第一掩码。生成相应的第二掩码，表示如果不采取分支则执行的指令。接收包括每个分支指令的相应分支预测的预测输出。对于每个分支指令，预测输出用于从相应的第一和第二掩模中选择相应的合成掩模。对于每个分支指令，如果先前分支预测在所述后续分支上分支，则后续分支的合成掩码无效。对所有得到的掩码执行逻辑运算以产生最终掩码。最终的掩模用于选择要执行的指令子集。

9. 发明授权

KR101524450B1 범용 논리 연산 방법 및 장치 有权
标题翻译：通用逻辑操作的方法和装置
公开(公告)号：KR101524450B1
公开(公告)日：2015-06-02
申请号：KR1020137008232
申请日：2011-09-23
申请人： 인텔 코포레이션
发明人： 포시스앤드류티
IPC分类号： G06F9/30
CPC分类号： G06F9/30167 , G06F9/30029 , G06F9/30036 , G06F9/34
摘要： 테이블에의해명시된임의의논리연산을수행하는장치및 방법을설명한다. 예를들어, 컴퓨터프로세서에서논리연산을수행하는방법의일 실시예는, 두개이상의소스오퍼랜드각각으로부터데이터를판독하는단계와, 소스오퍼랜드로부터판독된데이터를조합하여인덱스값을생성하되, 인덱스값은명령과함께전송된즉시값 내의비트의서브세트를식별하는단계와, 즉시값으로부터비트를판독하는단계와, 즉시값으로부터판독된비트를목적지레지스터내에저장하여명령의결과를생성하는단계를포함한다.

10. 发明公开

KR1020140113432A 다수의 테스트 소스에 대한 OR-테스트 및 AND-테스트 기능을 제공하는 명령어를 융합하는 방법 및 장치 有权
标题翻译：用于在多个测试源上提供试验和试验功能的说明的方法和装置
公开(公告)号：KR1020140113432A
公开(公告)日：2014-09-24
申请号：KR1020140029213
申请日：2014-03-12
申请人： 인텔 코포레이션
发明人： 록티우킨,맥심 , 발렌틴,로버트 , 호른,줄리안씨. , 차니,마크제이.
IPC分类号： G06F9/30 , G06F9/305
CPC分类号： G06F9/30196 , G06F8/52 , G06F9/30029 , G06F9/30058 , G06F9/30145 , G06F9/3017 , G06F9/4552
摘要： Methods and apparatus are disclosed to fuse instructions to provide OR-test and AND-test functionality on a plurality of test sources. Some embodiments include: fetching instructions; said instructions including a first instruction specifying a first operand destination, a second instruction specifying a second operand source; and a third instruction specifying a branch condition. A portion of the plurality of instructions are fused into a single micro-operation, the portion including both the first and second instructions, if the said first operand destination and the said second operand source are the same; and the said branch condition is dependent upon the second instruction. Some embodiments dynamically generate a novel test instruction by fusing one logical instruction with a prior-art test instruction. Other embodiments generate the novel test instruction through a just-in-time compiler. Some embodiments also fuse the novel test instruction with a subsequent conditional branch instruction, and perform a branch in accordance to how the condition flag is set.
摘要翻译：公开了方法和装置来融合指令以在多个测试源上提供OR检验和“与”检验功能。一些实施例包括：取指令; 所述指令包括指定第一操作数目的地的第一指令，指定第二操作数源的第二指令; 以及指定分支条件的第三指令。如果所述第一操作数目的地和所述第二操作数源相同，则所述多个指令的一部分被融合为单个微操作，所述部分包括第一和第二指令两者; 并且所述分支条件取决于第二条指令。一些实施例通过将一个逻辑指令与现有技术的测试指令融合来动态地产生新颖的测试指令。其他实施例通过即时编译器生成新颖的测试指令。一些实施例还将新颖的测试指令与随后的条件分支指令融合，并且根据如何设置条件标志来执行分支。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式