专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100034888B1 접합단락형 반도체 프로그래머블 리드온리 메모리 失效
标题翻译：结短路半导体可编程只读存储器
公开(公告)号：KR100034888B1
公开(公告)日：1990-08-03
申请号：KR1019860009897
申请日：1986-11-24
申请人： 후지쯔 가부시끼가이샤
发明人： 후꾸시마도시다까
IPC分类号： G11C17/00

2. 发明公开

KR1019830004627A 피일드 프로그래머블 소자 失效
公开(公告)号：KR1019830004627A
公开(公告)日：1983-07-16
申请号：KR1019800005006
申请日：1980-12-29
申请人： 후지쯔 가부시끼가이샤
发明人： 후꾸시마도시다까 , 고야마가즈미 , 노에노고오지
IPC分类号： G11C29/00 , G11C17/00

3. 发明授权

KR100054865B1 반도체 장치 失效
公开(公告)号：KR100054865B1
公开(公告)日：1992-09-23
申请号：KR1019870700469
申请日：1986-10-03
申请人： 후지쯔 가부시끼가이샤
发明人： 후꾸시마도시다까
IPC分类号： H01L27/06

4. 发明授权

KR100019512B1 피일드 프로그래머블 소자 失效
标题翻译：填充可编程设备
公开(公告)号：KR100019512B1
公开(公告)日：1985-06-18
申请号：KR1019800005006
申请日：1980-12-29
申请人： 후지쯔 가부시끼가이샤
发明人： 후꾸시마도시다까 , 고야마가즈미 , 노에노고오지
IPC分类号： G11C29/00 , G11C17/00

5. 发明授权

KR100015179B1 3-상태 출력회로 失效
标题翻译：三态输出电路
公开(公告)号：KR100015179B1
公开(公告)日：1983-09-12
申请号：KR1019790004134
申请日：1979-11-24
申请人： 후지쯔 가부시끼가이샤
发明人： 후꾸시마도시다까 , 우에노고우지
IPC分类号： H03K19/20

6. 发明授权

KR100014957B1 데코더 회로 失效
公开(公告)号：KR100014957B1
公开(公告)日：1983-08-05
申请号：KR1019800001493
申请日：1980-04-10
申请人： 후지쯔 가부시끼가이샤
发明人： 후꾸시마도시다까 , 고야마가스미 , 우에노고오지 , 미야무라다미오 , 가와바다유우이찌
IPC分类号： G11C8/00 , G11C11/34

7. 发明授权

KR1019920003011B1 반도체 장치 失效
公开(公告)号：KR1019920003011B1
公开(公告)日：1992-04-13
申请号：KR1019870700469
申请日：1986-10-03
申请人： 후지쯔 가부시끼가이샤
发明人： 후꾸시마도시다까
IPC分类号： H01L27/06
CPC分类号： H01L27/0755 , H03K19/013
摘要： 내용 없음.

8. 发明授权

KR100039741B1 프로그램 가능 반도체 메모리 장치 失效
公开(公告)号：KR100039741B1
公开(公告)日：1991-02-11
申请号：KR1019860007531
申请日：1986-09-09
申请人： 후지쯔 가부시끼가이샤
发明人： 후꾸시마도시다까
IPC分类号： H01L27/115

9. 发明授权

KR1019900008019B1 프로그램 가능 반도체 메모리 장치 失效
标题翻译：可编程半导体存储器件
公开(公告)号：KR1019900008019B1
公开(公告)日：1990-10-29
申请号：KR1019860007531
申请日：1986-09-09
申请人： 후지쯔 가부시끼가이샤
发明人： 후꾸시마도시다까
IPC分类号： H01L27/115
CPC分类号： H01L27/11206 , G11C17/16 , H01L27/101 , H01L27/115 , H01L28/40
摘要： Field programmable device e.g. PROM with memory device including a word line and a bit line has a semiconductor substrate, with high n+ type impurity concn. buried layer, on which a lower impurity n-type Si layer is formed. A diode is formed with a P-type Si layer above and an insulation layer is the n-type Si layer which divides the layer into upper and lower layers forming a capacitor. Isolation region of SiO2 surrounds part of the n-and p-type Si layers and insulation layer. Diode and capacitor are connected in series between word line and bit line.
摘要翻译：现场可编程设备，例如具有包括字线和位线的存储器件的PROM具有具有高n +型杂质浓度的半导体衬底。埋层，其上形成有较低杂质的n型Si层。在上面形成有P型Si层的二极管，绝缘层是将层分成形成电容器的上层和下层的n型Si层。 SiO 2的隔离区域包围n型和p型Si层和绝缘层的一部分。二极管和电容串联在字线和位线之间。

10. 发明授权

KR1019900000067B1 반도체 장치의 유전체 매입형 소자 분리홈의 형성방법 失效
标题翻译：半导体器件的离散层型设备制造孔形成方法
公开(公告)号：KR1019900000067B1
公开(公告)日：1990-01-19
申请号：KR1019860008328
申请日：1986-10-04
申请人： 후지쯔 가부시끼가이샤
发明人： 후꾸시마도시다까
IPC分类号： H01L29/00
CPC分类号： H01L21/763 , H01L21/308
摘要： The manufacturing method of a semiconductor device having a dielectric-filled groove isolation structure involves the following steps : (a) forming a first silicon oxide layer (4) and then a first silicon nitride layer (5) on the substrate (1) ; (b) selectively removing both layers from above a substrate region in which an isolation groove is to be formed and from above a specified region (11) surrounding the groove region to an extend preventing spread of silicon oxidation in subsequent processes ; (c) forming a second silicon nitride layer (5') on the substrate ; (d) anisotropically etching the second silicon nitride layer to expose the groove region.
摘要翻译：具有介电填充沟槽隔离结构的半导体器件的制造方法包括以下步骤：（a）在衬底（1）上形成第一氧化硅层（4），然后形成第一氮化硅层（5）; （b）从其上形成隔离槽的衬底区域的上方选择性地去除两层，并且从围绕沟槽区域的规定区域（11）的上方延伸到防止后续工艺中硅氧化的扩散; （c）在所述衬底上形成第二氮化硅层（5'）; （d）各向异性蚀刻第二氮化硅层以露出沟槽区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式