专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019990075780A 디지털 TV 송신기를 위한 VSB 필터 시스템 失效
标题翻译：数字电视发射机的VSB滤波器系统
公开(公告)号：KR1019990075780A
公开(公告)日：1999-10-15
申请号：KR1019980010182
申请日：1998-03-24
申请人： 한국방송공사
发明人： 서영우 , 구자득 , 목하균 , 황해섭 , 양경석
IPC分类号： H04N5/38
摘要： 본 발명은 디지털 TV 방송 송신기에서의 VSB(Vestigial SideBand) 필터 시스템에 관한 것으로, 특히 VSB 필터 모듈(2)을, 입력 심벌의 디지털 인터폴레이션(digital interpolation)과 VSB 필터처리를 하는 FIR(Finite Impulse Response) 필터부(21)와; 각 FIR필터의 계수(coefficient)의 입력을 위한 계수 메모리(coefficient ROM)(22)와; 프로그램 가능한 논리 소자로 구현하여 FIR 필터(211)-(213)의 계수(coefficient) 입력과 처리를 위한 제어신호의 발생 등을 담당하는 필터 제어부(23)와; FIR 필터(211)-(213)의 출력 데이터를 다중화(multiplexing)하는 다중화부(24)로 구성하여, 복소 FIR 필터 처리(complex FIR filter)를 하지 않고 디지털 인터폴레이션에 의해서 기저대역의 스펙트럼이 확장되어 만들어진 기저대역 이미지를 실수 대역통과 필터(real bandpass filter)로 VSB 필터 처리함으로써 시스템 구조를 단순화하고 또한 효율적인 필터 구조의 사용으로 처리 속도와 시스템 성능의 안정화 문제를 해결할 수 있는 것이다.

2. 发明授权

KR100296943B1 지상파디지털송신기에서의길쌈인터리버제어회로 失效
标题翻译：地面数字发射机中的卷积交织器控制电路
公开(公告)号：KR100296943B1
公开(公告)日：2001-10-26
申请号：KR1019980019248
申请日：1998-05-27
申请人： 한국방송공사
发明人： 구자득 , 목하균 , 황해섭 , 서영우 , 양경석
IPC分类号： H04N19/89
摘要： PURPOSE: A convolutional interleaver control circuit in a ground wave digital transmitter is provided to construct a convolutional interleaver circuit of a RAM and a RAM control circuit to reduce the number of hardware devices, producing a system having smaller size. CONSTITUTION: A convolutional interleaver control circuit in a ground wave digital transmitter includes the first buffer(31), the second buffer(32), a RAM(33), a ROM(35), and a RAM controller(34). The first buffer temporarily stores data inputted from an RS encoder and outputs the data to the RAM under the control of the RAM controller. The second buffer temporarily stores data output from the RAM and outputs the data to a trellis encoder. The RAM controller reads data of the ROM and calculates addresses of the RAM, to control the RAM.

3. 发明授权

KR100262699B1 디지털 TV 송신기를 위한 VSB 필터 시스템 失效
标题翻译：用于数字电视发射器的VSB滤波器系统
公开(公告)号：KR100262699B1
公开(公告)日：2000-08-01
申请号：KR1019980010182
申请日：1998-03-24
申请人： 한국방송공사
发明人： 서영우 , 구자득 , 목하균 , 황해섭 , 양경석
IPC分类号： H04N5/38
摘要： PURPOSE: A VSB filter system for a digital television transmitter is provided to process digital data by using real filters rather than complex filters so as to simplify the system structure. CONSTITUTION: The VSB filter system for the digital television transmitter includes a FIR filter(21), a coefficient memory(22), a filter controller(23) and a multiplexer(24). The VSB filter system includes a TCM board(1), a clock generator(3), a digital filter module(2), a D/A converter and a IF modulator. The FIR filter expands a base band spectrum of the digital filter module(2) by performing digital interpolation on input symbols using a structure having plurality of FIR filters coupled in parallel, performs VSB Nyquist filter process and x/sin x compensation on a base band image. The coefficient memory includes memory banks corresponding to the number of filters in each FIR filter(211,213) in the filter(21) for coefficient input, divides the coefficient data to store the result. The filter controller is implemented as a programmable logic device and performs coefficient input to the filters and generates process control signal. The multiplexer is implemented as a programmable logic device, latches the output data from the filters and outputs the output data one by one.
摘要翻译：目的：提供用于数字电视发射机的VSB滤波器系统，通过使用实际滤波器而不是复杂滤波器来处理数字数据，以简化系统结构。构成：用于数字电视发射机的VSB滤波器系统包括FIR滤波器（21），系数存储器（22），滤波器控制器（23）和多路复用器（24）。 VSB滤波器系统包括TCM板（1），时钟发生器（3），数字滤波器模块（2），D / A转换器和IF调制器。 FIR滤波器通过使用具有并联耦合的多个FIR滤波器的结构对输入符号进行数字插值来扩展数字滤波器模块（2）的基带频谱，在基带上执行VSB奈奎斯特滤波处理和x / sin x补偿图片。系数存储器包括与用于系数输入的滤波器（21）中的每个FIR滤波器（211,213）中的滤波器数量相对应的存储器组，分隔系数数据以存储结果。滤波器控制器被实现为可编程逻辑器件，并且对滤波器执行系数输入并产生过程控制信号。多路复用器实现为可编程逻辑器件，锁存滤波器的输出数据并逐个输出输出数据。

4. 发明公开

KR1019990075781A 디지털 인터폴레이션 기능이 있는 병렬 FIR 필터 시스템 失效
标题翻译：带数字插值的并行FIR滤波器系统
公开(公告)号：KR1019990075781A
公开(公告)日：1999-10-15
申请号：KR1019980010183
申请日：1998-03-24
申请人： 한국방송공사
发明人： 서영우 , 양경석 , 목하균 , 황해섭 , 구자득
IPC分类号： H03H19/00
摘要： 본 발명은 디지털 인터폴레이션 기능이 있는 병렬 FIR 필터 시스템에 관한 것으로, 특히 디지털 필터 시스템을, 입력 심벌에 제로 심벌을 삽입하는 디지털 인터폴레이션 처리와 FIR 필터 처리를 하기 위하여 디지털 FIR 필터를 병렬로 연결하고 전체 필터 계수를 각 필터에 적절히 나누어 동시에 데이터를 처리하는 병렬 FIR 필터군(31)과; 상기 각 FIR 필터들에 대한 계수값을 입력시키기 위한 계수 메모리(32)와; 상기 계수 메모리와 FIR 필터군의 제어를 위한 신호를 만들어 내는 제어부(33)와; 상기 FIR 필터군내의 각 FIR 필터들의 출력을 순차적으로 출력하여 하나의 출력으로 다중화하는 다중화(multiplexer) 출력부(34)로 구성함으로써, 입력 심벌 사이에 제로 심벌을 삽입하여 심벌율을 높이는 디지털 인터폴레이션 기능과 필터 탭(tap) 수의 확장 및 FIR 필터의 문제점인 연산처리 처리의 효율을 높인 고성능의 FIR 필터 시스템을 용이하게 구현할 수 있는 것이다.

5. 发明授权

KR100270165B1 디지털 인터폴레이션 기능이 있는 병렬 FIR 필터 시스템 失效
标题翻译：具有数字插值功能的PARLE FIR滤波系统
公开(公告)号：KR100270165B1
公开(公告)日：2000-10-16
申请号：KR1019980010183
申请日：1998-03-24
申请人： 한국방송공사
发明人： 서영우 , 양경석 , 목하균 , 황해섭 , 구자득
IPC分类号： H03H19/00
摘要： PURPOSE: A parallel FIR filter is provided to implement a high-speed sampling frequency by increasing a signal processing efficiency with parallelism of data calculation process. CONSTITUTION: A parallel FIR filter(3) includes a finite impulse response(FIR) filter group(31) in which the 1 - k FIR filters(31l-31k) are connected in parallel. A counter memory(32) inputs coefficient values for the 1 - k FIR filters(31l-31k). A controller(33) produces a signal for controlling the counter memory(32) and the FIR filter group(31). A multiplexer output unit(34) sequentially outputs the outputs of the 1 - k FIR filters(31l-31k) within the FIR filter group(31) so that they can be operated in a single system.
摘要翻译：目的：提供并行FIR滤波器，通过数据计算过程的并行性提高信号处理效率来实现高速采样频率。构成：并行FIR滤波器（3）包括其中1-k FIR滤波器（31l-31k）并联连接的有限脉冲响应（FIR）滤波器组（31）。计数器存储器（32）输入1-k个FIR滤波器（31l-31k）的系数值。控制器（33）产生用于控制计数器存储器（32）和FIR滤波器组（31）的信号。多路复用器输出单元（34）顺序地输出FIR滤波器组（31）内的1-k FIR滤波器（31l-31k）的输出，使得它们可以在单个系统中操作。

6. 发明公开

KR1019990086313A 지상파디지털송신기에서의길쌈인터리버제어회로 失效
公开(公告)号：KR1019990086313A
公开(公告)日：1999-12-15
申请号：KR1019980019248
申请日：1998-05-27
申请人： 한국방송공사
发明人： 구자득 , 목하균 , 황해섭 , 서영우 , 양경석
IPC分类号： H04N19/89
摘要： 본 발명은 지상파 디지털 송신기에서의 길쌈 인터리버(Convolutional Interleaver) 제어회로에 관한 것으로, 특히 RS 부호기로 부터 입력되는 데이타를 잠시기억하고 있다가 RAM 제어기(34)의 제어를 받아 RAM(33)으로 출력시켜 주는 제 1 버퍼(31)와; 상기 RAM(33)에서 출력되는 데이타를 일시 기억하였다가 격자부호기(TCM)로 출력하는 제 2 버퍼(32)와; 상기 제 1 및 제 2 버퍼(31)(32)와 RAM 제어기(34) 사이에 설치되어 데이터를 저장하고 읽어들이는 (B-1)N/2 + 1 = 5305 바이트 이상의 RAM(33)과; 13 비트의 주소 데이터를 B=52개 저장할 수 있는 ROM(35)과; 각부의 데이터의 입출력을 제어하며 ROM(35)의 데이터를 읽은 후 RAM(33)의 주소를 계산하여 RAM을 제어하는 RAM 제어기(34)로 구성하므로써, 사용되는 부품이 적어지기 때문에 시스템을 축소시킬 수 있고 경제적인 부담을 줄일 수 있는 것이다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式