会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明授权
    • 비트 라인 감지 증폭기
    • 位线感应放大器
    • KR100543264B1
    • 2006-01-20
    • KR1020030056721
    • 2003-08-16
    • 학교법인고려중앙학원
    • 김수원송상헌홍승균유혜승
    • G11C7/06
    • 비트 라인 감지 증폭기가 개시된다. 상기 비트 라인 감지 증폭기는 비트라인의 전압을 수신하는 제1입력단, 상보 비트라인의 전압을 수신하는 제2입력단, 제1출력단과 제2출력단을 갖는 차동 증폭기; 전원전압과 상기 제1출력단에 접속되고 상기 제2출력단에 접속되는 게이트를 갖는 제1PMOS 트랜지스터; 및 상기 전원전압과 상기 제2출력단에 접속되고 상기 제1출력단에 접속되는 게이트를 갖는 제2PMOS 트랜지스터를 구비한다.
      비트 라인 감지 증폭기
    • 公开了一种位线感测放大器。 其中位线读出放大器包括:差分放大器,其具有用于接收位线上的电压的第一输入端,用于接收互补位线上的电压的第二输入端,第一输出端和第二输出端; 第一PMOS晶体管,具有电源电压和连接到所述第一输出端并连接到所述第二输出端的栅极; 以及连接到电源电压和第二输出端并具有连接到第一输出端的栅极的第二PMOS晶体管。
    • 2. 发明公开
    • 비트 라인 감지 증폭기
    • 用于通过消除两个PMOS晶体管减少布局区域的双电池MRAM的位线感测放大器
    • KR1020050018290A
    • 2005-02-23
    • KR1020030056721
    • 2003-08-16
    • 학교법인고려중앙학원
    • 김수원송상헌홍승균유혜승
    • G11C7/06
    • G11C7/12G11C7/065G11C7/08G11C7/18
    • PURPOSE: A bit line sense amplifier of a twin cell MRAM is provided to reduce the layout area by eliminating two PMOS transistors in the bit line sense amplifier. CONSTITUTION: A bit line sense amplifier of a twin cells(111-1, 111-2, 111-3, 111-4) MRAM(300) comprises a differential amplifier(311) consisting of a NMOS transistor(M14) connected between the first output terminal(OUT) and a common node(CM), a NMOS transistor(M16) connected between the second output terminal(OUTb) and the common node(CM), and a NMOS transistor(M16) connected between the common node(CM) and a ground voltage(VSS); the first switching circuit(M11) connected between the power supply voltage(VDD) and the first output terminal(OUT), for being switched according to the voltage of the second output terminal(OUTb); the second switching circuit(M12) connected between the power supply voltage(VDD) and the second output terminal(OUTb), for being switched according to the voltage of the first output terminal(OUT); an equalization transistor(M13) connected between the first output terminal(OUT) and the second output terminal(OUTb), for equalizing the voltage of each output terminals(OUT, OUTb) in response to an enable signal(SA_EN) having a logic low state. Wherein, each transistors(M11, M12) amplifies the voltage difference between the first output terminal(OUT) and the second output terminal(OUTb).
    • 目的:提供双单元MRAM的位线读出放大器,通过消除位线读出放大器中的两个PMOS晶体管来减少布局面积。 构成:双电池(111-1,111-2,111-3,111-4)MRAM(300)的位线读出放大器包括差分放大器(311),该差分放大器(311)由连接在 第一输出端子(OUT)和公共节点(CM),连接在第二输出端子(OUTb)和公共节点(CM)之间的NMOS晶体管(M16)和连接在公共节点 CM)和接地电压(VSS); 连接在电源电压(VDD)和第一输出端子(OUT)之间的第一开关电路(M11),用于根据第二输出端子(OUTb)的电压进行切换; 连接在电源电压(VDD)和第二输出端子(OUTb)之间的第二开关电路(M12),用于根据第一输出端子(OUT)的电压进行切换; 连接在第一输出端子(OUT)和第二输出端子(OUTb)之间的均衡晶体管(M13),用于响应于具有逻辑低电平的使能信号(SA_EN)来均衡每个输出端子(OUT,OUTb)的电压 州。 其中,每个晶体管(M11,M12)放大第一输出端(OUT)和第二输出端(OUTb)之间的电压差。