专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019980703404A 높은데이타속도로동작하는자동테스트장치용타이밍발생기 失效
标题翻译：自动测试设备以高数据速率工作的定时发生器
公开(公告)号：KR1019980703404A
公开(公告)日：1998-11-05
申请号：KR1019970706808
申请日：1995-12-05
申请人： 테라다인 인코퍼레이티드
发明人： 로빈스브래드포드비. , 브라운벤자민제이. , 라이쳐트피터에이.
IPC分类号： H03K5/13
摘要： 프로그래밍 가능 타이밍 발생기를 가지고 있는 자동 테스트 장치가 공개된다. 이 타이밍 발생기에서는, 필요한 지연이 코스 지연, 주파수 조절 지연, 및 파인 지연으로 분할되어 있다. 연속된 사이클 동안에 파인 지연은 일시적으로 저장된다. 상기 코스 지연이 경과되면, 상기 파인 지연이 검색되어 에지 신호 발생에 사용된다. 상기 주파수 조절 지연은 상기 코스 지연의 분해능의 일부분에 의해 상기 파인 지연이 검색되는 시간의 오프셋을 설정하는데 사용된다. 이 배열에 의해, 상기 파인 지연값은 상기 필요한 지연을 나타내는 신호가 발생되는 속도보다 빠른 속도로 검색될 수 있다. 이 배열의 경우에, 상기 타이밍 발생기의 대부분이 보다 낮은 동작 주파수를 가지고 있는 회로에 의해 구현되더라도 고주파 버스트 모드에서 에지가 발생될 수 있다. 보다 낮은 동작 주파수의 보다 저렴한 구성 요소로 고주파 동작을 제공함으로써 상당한 비용이 절감된다.

2. 发明公开

KR1020030068201A 직렬 디바이스를 루프백 테스팅하는 방법 및 장치 有权
标题翻译：用于环回测试串行设备的设备
公开(公告)号：KR1020030068201A
公开(公告)日：2003-08-19
申请号：KR1020037008838
申请日：2001-12-03
申请人： 테라다인 인코퍼레이티드
发明人： 파니스마이클씨. , 로빈스브래드포드비.
IPC分类号： G06F11/00
CPC分类号： G01R31/31716 , G01R31/3004 , G01R31/3016 , H04L1/243
摘要： 경제적으로 그러나 완전하게 직렬 포트를 테스트하는, 수신기 및 전송기를 채용하는 기기가 개시되었다. 수신기는 직렬 비트 스트림을 수신하기 위해 직렬 포트의 TX 라인에 연결될 수 있다. 수신기는 직렬 포트의 TX 라인과 RX 라인간에 루프백 연결을 수립하기 위해 전송기에 연결될 수 있다. 시간 왜곡 회로 및 선택기가 수신기와 전송기 사이에 개재된다. 시간 왜곡 회로는 직렬 포트를 테스트하기 위해 소정의 타이밍 왜곡양을 더한다. 선택기는 알고리즘 테스트 신호를 제공하는 직접 입력과 수신기 사이에서 선택한다. 알고리즘 테스트 신호는 TX 라인과 RX 라인이 독립적으로 테스트될 수 있도록 하기 위해 수신기에 의해 수신된 입력 직렬 스트림과는 상이하다.

3. 发明公开

KR1020080098454A 직렬 디바이스를 루프백 테스팅하는 방법 및 장치 无效
标题翻译：串行设备的增强环回测试
公开(公告)号：KR1020080098454A
公开(公告)日：2008-11-07
申请号：KR1020087026576
申请日：2001-12-03
申请人： 테라다인 인코퍼레이티드
发明人： 파니스마이클씨. , 로빈스브래드포드비.
IPC分类号： G06F11/00 , G06F11/26 , G06F11/22 , G01R31/28
CPC分类号： G01R31/31716 , G01R31/3004 , G01R31/3016 , H04L1/243
摘要： An instrument for economically yet thoroughly testing serial ports employs a receiver and a transmitter. The receiver can be coupled to a TX line of a serial port for receiving a serial bit stream. The transmitter can be coupled to an RX line of the serial port for generating a serial bit stream. The receiver is coupled to the transmitter for establishing a loopback connection between the TX and RX lines of the serial port. A time distortion circuit and a selector are interposed between the receiver and the transmitter. The time distortion circuit adds predetermined amounts of timing distortion for testing the serial port. The selector selects between the receiver and a direct input, which provides an algorithmic test signal. The algorithmic test signal differs from the input serial bit stream received by the receiver to allow the TX and RX lines to be independently tested.
摘要翻译：经济而彻底测试串口的仪器采用接收机和发射机。接收机可以耦合到用于接收串行比特流的串行端口的TX线路。发射机可以耦合到串行端口的RX线路，用于产生串行比特流。接收机耦合到发射机，用于建立串行端口的TX和RX线路之间的环回连接。时间失真电路和选择器插在接收器和发射器之间。时间失真电路增加了测试串行端口的预定量的定时失真。选择器在接收机和直接输入之间进行选择，提供算法测试信号。算法测试信号不同于接收机接收的输入串行比特流，以允许独立测试TX和RX线路。

4. 发明授权

KR100881066B1 직렬 디바이스를 루프백 테스팅하는 방법 및 장치 有权
标题翻译：串行设备的增强环回测试
公开(公告)号：KR100881066B1
公开(公告)日：2009-01-30
申请号：KR1020037008838
申请日：2001-12-03
申请人： 테라다인 인코퍼레이티드
发明人： 파니스마이클씨. , 로빈스브래드포드비.
IPC分类号： G06F11/00
CPC分类号： G01R31/31716 , G01R31/3004 , G01R31/3016 , H04L1/243
摘要： A system and method for economically yet thoroughly testing serial ports of electronic devices includes a receiver and a transmitter. The receiver is coupled to a TX line of a device under test for receiving an input serial bit stream from the device under test. The transmitter is coupled to a RX line of the device under test for providing an output serial bit stream to the device under test. The receiver is coupled to the transmitter for establishing a loopback connection. A time distortion circuit is interposed between the receiver and the transmitter, for adding predetermined amounts of timing distortion to the output serial bit stream. In addition, a selector is interposed between the receiver and the transmitter, for selecting between the receiver and a direct input. The direct input provides an algorithmic test signal that differs from the input serial bit stream received by the receiver. The direct input thus allows a tester to exercise the device under test with a test signal that differs from the signal that the device under test generates. A time measurement circuit measures timing characteristics of the device under test, and a parametric measurement circuit measures steady-state characteristics of the device under test.

5. 发明授权

KR100389608B1 높은데이타속도로동작하는자동테스트장치용타이밍발생기 失效
公开(公告)号：KR100389608B1
公开(公告)日：2003-08-19
申请号：KR1019970706808
申请日：1995-12-05
申请人： 테라다인 인코퍼레이티드
发明人： 로빈스브래드포드비. , 브라운벤자민제이. , 라이쳐트피터에이.
IPC分类号： H03K5/13
CPC分类号： G01R31/2841 , G01R31/31922 , H03K5/131
摘要： Automatic test equipment with a programmable timing generator. In the timing generator, the required delay is split into a course delay, a frequency adjustment delay, and a fine delay. The fine delays for successive cycles are temporarily stored. As the course delays pass, the fine delays are retrieved and used to generate edge signals. The frequency adjustment delay is used to offset the time at which the fine delay is retrieved by a fraction of a the resolution of the course delay. This arrangement allows the fine delay values to be retrieved at a higher rate than the rate at which the signals representing the required delays were generated. With this arrangement, the edges can be generated in a high frequency burst mode even though much of the timing generator is implemented with circuitry that has a lower operating frequency. A significant cost savings results by providing high frequency operation with less expensive components of lower operating frequency.
摘要翻译：带可编程时序发生器的自动测试设备。在定时发生器中，所需的延迟被分成路由延迟，频率调整延迟和精细延迟。临时存储连续周期的精确延迟。当路线延迟通过时，细调延迟被检索并用于生成边缘信号。频率调整延迟用于偏移检索精细延迟的时间，其中延迟时间的分辨率为分数的一小部分。这种安排允许以比表示所需延迟的信号的产生速率更高的速率来检索精确的延迟值。利用这种安排，即使大部分定时发生器都采用具有较低工作频率的电路来实现，也可以以高频突发模式产生边沿。通过使用较低工作频率的较便宜组件来提供高频操作，从而节省了大量成本。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式