专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140098167A 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단 有权
标题翻译：内存层高速缓存的动态部分功耗在二级存储器层次上
公开(公告)号：KR1020140098167A
公开(公告)日：2014-08-07
申请号：KR1020147017055
申请日：2011-12-20
申请人： 인텔 코포레이션
发明人： 라마누잔,라즈케이. , 힌턴,글렌제이. , 짐머맨,데이비드제이.
IPC分类号： G06F12/08
CPC分类号： G06F12/0891 , G06F1/3225 , G06F1/3275 , G06F12/0804 , G06F12/0864 , G06F12/0868 , G06F12/0873 , G06F12/0895 , G06F2212/1028 , G06F2212/601 , G06F2212/6082 , Y02D10/13 , Y02D10/14
摘要： 멀티 레벨 메모리 계층구조 내의 메모리측 캐쉬(MSC)의 특정된 영역을 플러쉬하기 위한 시스템 및 방법이 설명된다. 예를 들어, 한 실시예에 따른 컴퓨터 시스템은: 비휘발성 시스템 메모리와 상기 비휘발성 시스템 메모리의 부분들을 캐슁하기 위한 휘발성 메모리측 캐쉬(MSC)로 구성된 메모리 서브시스템; 및 MSC의 특정된 영역과 연관된 비활성화 조건에 응답하여 MSC의 특정된 영역을 상기 비휘발성 시스템 메모리에 플러쉬하기 위한 플러쉬 엔진을 포함한다.

2. 发明授权

KR101571991B1 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단 有权
标题翻译： 2级存储器层级中的内存缓存的动态部分功耗
公开(公告)号：KR101571991B1
公开(公告)日：2015-11-25
申请号：KR1020147017055
申请日：2011-12-20
申请人： 인텔 코포레이션
发明人： 라마누잔,라즈케이. , 힌턴,글렌제이. , 짐머맨,데이비드제이.
IPC分类号： G06F12/08
CPC分类号： G06F12/0891 , G06F1/3225 , G06F1/3275 , G06F12/0804 , G06F12/0864 , G06F12/0868 , G06F12/0873 , G06F12/0895 , G06F2212/1028 , G06F2212/601 , G06F2212/6082 , Y02D10/13 , Y02D10/14
摘要： 멀티레벨메모리계층구조내의메모리측캐쉬(MSC)의특정된영역을플러쉬하기위한시스템및 방법이설명된다. 예를들어, 한실시예에따른컴퓨터시스템은: 비휘발성시스템메모리와상기비휘발성시스템메모리의부분들을캐슁하기위한휘발성메모리측캐쉬(MSC)로구성된메모리서브시스템; 및 MSC의특정된영역과연관된비활성화조건에응답하여 MSC의특정된영역을상기비휘발성시스템메모리에플러쉬하기위한플러쉬엔진을포함한다.

3. 发明授权

KR101480659B1 2-레벨 시스템 메인 메모리 有权
标题翻译：两级系统主要内存
公开(公告)号：KR101480659B1
公开(公告)日：2015-01-09
申请号：KR1020137016240
申请日：2011-11-18
申请人： 인텔 코포레이션
发明人： 달렌,에릭제이. , 힌턴,글렌제이. , 라마누잔,라즈케이.
IPC分类号： G06F12/00
CPC分类号： G06F3/0611 , G06F3/0647 , G06F3/0685 , G06F11/0766 , G06F12/0246 , G06F12/0638 , G06F12/0868 , G06F12/0893 , G06F2212/1024 , G06F2212/313 , G06F2212/7203 , G06F2212/7208 , G06F2212/7209 , G06F2212/7211 , G11C14/009
摘要： 본 발명의 실시예들은 시스템 디스크 레벨 저장소의 캐시된 서브셋을 포함하는 메모리의 2개의 레벨을 포함하는 시스템 메인 메모리에 대해 설명한다. 이러한 메인 메모리는 휘발성 메모리로 이루어진 메모리를 포함하는 "근거리 메모리(near memory)", 및 근거리 메모리보다 더 크고 더 느린 휘발성 또는 비휘발성 메모리 저장소를 포함하는 "원거리 메모리(far memory)"를 포함하고 있다. 근거리 메모리는 OS에 투명한 원거리 메모리용 캐시인 한편, 원거리 메모리는 호스트 OS에게 "메인 메모리"로서 제시되므로, 종래 기술과 동일한 메인 메모리 솔루션을 OS에게 나타낸다. 2-레벨 메모리의 관리는 호스트 CPU를 통해 실행된 논리와 모듈의 조합에 의해 수행될 수 있다. 근거리 메모리는 고 대역폭(high bandwidth)을 통해 호스트 시스템 CPU에 결합될 수 있는, 효율적인 처리를 위한 저 지연 수단(low latency means)이다. 원거리 메모리는 저 대역폭(low bandwidth)을 통해 CPU에 결합될 수 있는, 고 지연 수단(high latency means)이다.
摘要翻译：本发明的实施例描述了包括两级存储器的系统主存储器，其包括系统盘级存储器的缓存子集。该主存储器包括包括由易失性存储器构成的存储器的“近存储器”，以及包括比近存储器更大和更慢的易失性或非易失性存储器存储器的“远存储器”。远端存储器被呈现为主机OS的“主存储器”，而近端存储器是对于对OS是透明的远存储器的高速缓存，因此与OS显示与现有技术主存储器解决方案相同的高速缓存。两级存储器的管理可以通过经由主机CPU执行的逻辑和模块的组合来完成。靠近存储器可以通过高带宽，低延迟的方式耦合到主机系统CPU，用于有效处理。远存储器可以经由低带宽，高延迟装置耦合到CPU。

4. 发明授权

KR101915073B1 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단 有权
公开(公告)号：KR101915073B1
公开(公告)日：2018-11-06
申请号：KR1020157032928
申请日：2011-12-20
申请人： 인텔 코포레이션
发明人： 라마누잔,라즈케이. , 힌턴,글렌제이. , 짐머맨,데이비드제이.
IPC分类号： G06F12/0891 , G06F1/32 , G06F12/0804 , G06F12/0864 , G06F12/0868 , G06F12/0873 , G06F12/0895
CPC分类号： G06F12/0891 , G06F1/3225 , G06F1/3275 , G06F12/0804 , G06F12/0864 , G06F12/0868 , G06F12/0873 , G06F12/0895 , G06F2212/1028 , G06F2212/601 , G06F2212/6082 , Y02D10/13 , Y02D10/14
摘要： 멀티레벨메모리계층구조내의메모리측캐쉬(MSC)의특정된영역을플러쉬하기위한시스템및 방법이설명된다. 예를들어, 한실시예에따른컴퓨터시스템은: 비휘발성시스템메모리와상기비휘발성시스템메모리의부분들을캐슁하기위한휘발성메모리측캐쉬(MSC)로구성된메모리서브시스템; 및 MSC의특정된영역과연관된비활성화조건에응답하여 MSC의특정된영역을상기비휘발성시스템메모리에플러쉬하기위한플러쉬엔진을포함한다.

5. 发明授权

KR101696530B1 불량 블록 관리 메커니즘 有权
标题翻译：边框管理机制
公开(公告)号：KR101696530B1
公开(公告)日：2017-01-13
申请号：KR1020147033521
申请日：2013-06-03
申请人： 인텔 코포레이션
发明人： 라마누잔,라즈케이. , 힌턴,글렌제이. , 짐머맨,데이비드제이.
IPC分类号： G11C29/00 , G11C29/56 , G11C16/34 , G11B20/18
CPC分类号： G11B20/1883 , G11C29/82 , G11C29/886
摘要： 시스템은 NVRAM(non-volatile random access memory) 디바이스및 이디바이스내에서불량블록을검출하고, 불량블록을회수하고, 불량블록의주소를교체블록에할당함으로써불량블록을교체블록으로대체하는제어기로직을포함한다.
摘要翻译：一种系统包括非易失性随机存取存储器（NVRAM）装置和控制器逻辑，用于检测装置内的坏块，通过将坏块的地址分配给替换来退出坏块并用替换块替换坏块块。

6. 发明公开

KR1020150138399A 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단 审中-实审
标题翻译：内存层高速缓存的动态部分功耗在二级存储器层次上
公开(公告)号：KR1020150138399A
公开(公告)日：2015-12-09
申请号：KR1020157032928
申请日：2011-12-20
申请人： 인텔 코포레이션
发明人： 라마누잔,라즈케이. , 힌턴,글렌제이. , 짐머맨,데이비드제이.
IPC分类号： G06F12/08 , G06F1/32
CPC分类号： G06F12/0891 , G06F1/3225 , G06F1/3275 , G06F12/0804 , G06F12/0864 , G06F12/0868 , G06F12/0873 , G06F12/0895 , G06F2212/1028 , G06F2212/601 , G06F2212/6082 , Y02D10/13 , Y02D10/14
摘要： 멀티레벨메모리계층구조내의메모리측캐쉬(MSC)의특정된영역을플러쉬하기위한시스템및 방법이설명된다. 예를들어, 한실시예에따른컴퓨터시스템은: 비휘발성시스템메모리와상기비휘발성시스템메모리의부분들을캐슁하기위한휘발성메모리측캐쉬(MSC)로구성된메모리서브시스템; 및 MSC의특정된영역과연관된비활성화조건에응답하여 MSC의특정된영역을상기비휘발성시스템메모리에플러쉬하기위한플러쉬엔진을포함한다.

7. 发明公开

KR1020140113607A 명령어 에뮬레이션 프로세서, 방법, 및 시스템 有权
标题翻译：指令仿真处理器，方法和系统
公开(公告)号：KR1020140113607A
公开(公告)日：2014-09-24
申请号：KR1020140031294
申请日：2014-03-17
申请人： 인텔 코포레이션
发明人： 래쉬,윌리암씨. , 톨,브렛엘. , 한,스콧디. , 힌턴,글렌제이.
IPC分类号： G06F9/455 , G06F9/30
CPC分类号： G06F9/30145 , G06F9/3017 , G06F9/30189
摘要： A processor according to an aspect of the present invention includes a decode logic to receive a first instruction and to determine whether the first instruction is emulated. In addition, the processor includes an emulation mode aware post-decode instruction processor logic connected with the decode logic. The emulation mode aware post-decode instruction processor logic processes at least one control signal decoded from an instruction. The instruction is one of at least one of instructions used to emulate the first instruction. The at least one control signal is differently processed by the emulation mode aware post-decode instruction processor logic in the case that at least one control signal is in an emulation mode in comparison with the case that the at least one control signal is not in the emulation mode. In addition, other devices are disclosed with the methods and the systems.
摘要翻译：根据本发明的一个方面的处理器包括：解码逻辑，用于接收第一指令并确定第一指令是否被仿真。此外，处理器包括与解码逻辑连接的仿真模式感知后解码指令处理器逻辑。仿真模式感知后解码指令处理器逻辑处理从指令解码的至少一个控制信号。该指令是用于模拟第一指令的至少一个指令之一。在至少一个控制信号处于仿真模式的情况下，与所述至少一个控制信号不在的情况相比，所述至少一个控制信号被所述仿真模式感知后解码指令处理器逻辑不同地处理仿真模式。此外，还公开了其他装置的方法和系统。

8. 发明公开

KR1020130088883A 2-레벨 시스템 메인 메모리 有权
标题翻译：两级系统主要内存
公开(公告)号：KR1020130088883A
公开(公告)日：2013-08-08
申请号：KR1020137016240
申请日：2011-11-18
申请人： 인텔 코포레이션
发明人： 달렌,에릭제이. , 힌턴,글렌제이. , 라마누잔,라즈케이.
IPC分类号： G06F12/00
CPC分类号： G06F3/0611 , G06F3/0647 , G06F3/0685 , G06F11/0766 , G06F12/0246 , G06F12/0638 , G06F12/0868 , G06F12/0893 , G06F2212/1024 , G06F2212/313 , G06F2212/7203 , G06F2212/7208 , G06F2212/7209 , G06F2212/7211 , G11C14/009
摘要： 본 발명의 실시예들은 시스템 디스크 레벨 저장소의 캐시된 서브셋을 포함하는 메모리의 2개의 레벨을 포함하는 시스템 메인 메모리에 대해 설명한다. 이러한 메인 메모리는 휘발성 메모리로 이루어진 메모리를 포함하는 "근거리 메모리(near memory)", 및 근거리 메모리보다 더 크고 더 느린 휘발성 또는 비휘발성 메모리 저장소를 포함하는 "원거리 메모리(far memory)"를 포함하고 있다. 근거리 메모리는 OS에 투명한 원거리 메모리용 캐시인 한편, 원거리 메모리는 호스트 OS에게 "메인 메모리"로서 제시되므로, 종래 기술과 동일한 메인 메모리 솔루션을 OS에게 나타낸다. 2-레벨 메모리의 관리는 호스트 CPU를 통해 실행된 논리와 모듈의 조합에 의해 수행될 수 있다. 근거리 메모리는 고 대역폭(high bandwidth)을 통해 호스트 시스템 CPU에 결합될 수 있는, 효율적인 처리를 위한 저 지연 수단(low latency means)이다. 원거리 메모리는 저 대역폭(low bandwidth)을 통해 CPU에 결합될 수 있는, 고 지연 수단(high latency means)이다.
摘要翻译：本发明的实施例描述了包括两级存储器的系统主存储器，其包括系统盘级存储器的缓存子集。该主存储器包括包括由易失性存储器构成的存储器的“近存储器”，以及包括比近存储器更大和更慢的易失性或非易失性存储器存储器的“远存储器”。远端存储器被呈现为主机OS的“主存储器”，而近端存储器是对于对OS是透明的远存储器的高速缓存，因此与OS显示与现有技术主存储器解决方案相同的高速缓存。两级存储器的管理可以通过经由主机CPU执行的逻辑和模块的组合来完成。靠近存储器可以通过高带宽，低延迟的方式耦合到主机系统CPU，用于有效处理。远存储器可以经由低带宽，高延迟装置耦合到CPU。

9. 发明授权

KR101738212B1 명령어 에뮬레이션 프로세서, 방법, 및 시스템 有权
公开(公告)号：KR101738212B1
公开(公告)日：2017-05-19
申请号：KR1020140031294
申请日：2014-03-17
申请人： 인텔 코포레이션
发明人： 래쉬,윌리암씨. , 톨,브렛엘. , 한,스콧디. , 힌턴,글렌제이.
IPC分类号： G06F9/455 , G06F9/30
CPC分类号： G06F9/30145 , G06F9/3017 , G06F9/30189
摘要： 일양태의프로세서는제1 명령어를수신하고또한제1 명령어가에뮬레이팅될것으로판정하는디코드로직을포함한다. 또한, 프로세서는디코드로직에결합된에뮬레이션모드인식포스트-디코드명령어프로세서로직을포함한다. 에뮬레이션모드인식포스트-디코드명령어프로세서로직은명령어로부터디코딩된하나이상의제어신호들을처리한다. 이명령어는제1 명령어를에뮬레이팅하는데 이용되는하나이상의명령어들의세트중 하나이다. 하나이상의제어신호들은에뮬레이션모드에있지않은경우보다에뮬레이션모드에있는경우에에뮬레이션모드인식포스트-디코드명령어프로세서로직에의해상이하게프로세싱된다. 또한, 그외 장치가방법들및 시스템과함께개시된다.

10. 发明授权

KR101625276B1 QoS 기반 바이너리 변환 및 애플리케이션 스트리밍 有权
标题翻译：基于QoS QOS的二进制翻译和应用流程
公开(公告)号：KR101625276B1
公开(公告)日：2016-05-27
申请号：KR1020140030194
申请日：2014-03-14
申请人： 인텔 코포레이션
发明人： 무티아,바라스 , 래쉬,윌리엄빌 , 힌턴,글렌제이. , 딕슨,마틴지. , 한,스콧디. , 팝워스,데이비드비.
IPC分类号： H04N21/2662
CPC分类号： H04L65/80 , H04L29/0651 , H04L65/4084 , H04L65/607 , H04L67/42
摘要： 일실시예에서, 애플리케이션들에대해서비스품질(QoS) 기준기반의서버측바이너리변환및 실행은가상화또는네이티브실행환경중 어느하나에서분산변환및 실행을이용하여복수의서버상에서수행된다. 변환된애플리케이션들이실행되어출력디스플레이데이터를생성하고, 출력디스플레이데이터는비디오스트리밍에적합한미디어포맷으로인코딩되고, 비디오스트림은네트워크를통해클라이언트디바이스에전달된다. 일실시예에서, 하나이상의그래픽프로세서는애플리케이션출력의렌더링을가속함으로써서버들의중앙프로세서들을보조하고, 미디어인코더는애플리케이션출력을미디어포맷으로인코딩한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式