专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020080001667A 반도체 장치 제조에서의 금속 결함들을 개선하는 방법 失效
标题翻译：改善半导体器件制造中金属缺陷的方法
公开(公告)号：KR1020080001667A
公开(公告)日：2008-01-03
申请号：KR1020070065264
申请日：2007-06-29
申请人： 에이저 시스템즈 엘엘시
发明人： 네이스엠.로씨 , 란비르싱
IPC分类号： H01L21/3205
CPC分类号： H01L21/76838 , H01L21/32051 , H01L23/5227 , H01L23/5283 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L28/10 , H01L2924/0002 , H01L2924/00
摘要： A method for improving metal defects in fabricating a semiconductor device is provided to deposit thick layers without defects by dividing a metal layer into separated layers and forming a stress compensation layer between the separated layers. A metal layer(115) is deposited on a semiconductor substrate and has a thickness of about 1 micron or greater. A first portion of the metal layer is deposited on the semiconductor substrate wherein the first portion has a compressive or tensile stress. A stress compensation layer(120) is disposed on the first portion and has an opposite stress to the compressive or tensile stress related with the first portion. A second portion of the metal layer is deposited on the stress compensation layer. The stress compensation layer includes titanium, tantalum, titanium nitride, tantalum nitride or a composition thereof, and the metal layer is aluminum, copper, gold, silver, platinum or a composition thereof.
摘要翻译：提供了一种用于改善制造半导体器件中的金属缺陷的方法，通过将金属层划分成分离的层并在分离的层之间形成应力补偿层来沉积没有缺陷的厚层。金属层（115）沉积在半导体衬底上并具有约1微米或更大的厚度。金属层的第一部分沉积在半导体衬底上，其中第一部分具有压缩或拉伸应力。应力补偿层（120）设置在第一部分上并对与第一部分相关的压缩或拉伸应力具有相反的应力。金属层的第二部分沉积在应力补偿层上。应力补偿层包括钛，钽，氮化钛，氮化钽或其组合物，金属层是铝，铜，金，银，铂或其组合物。

2. 发明授权

KR101351293B1 반도체 장치 제조에서의 금속 결함들을 개선하는 방법 有权
标题翻译：改善半导体器件制造中的金属缺陷的方法
公开(公告)号：KR101351293B1
公开(公告)日：2014-01-23
申请号：KR1020130112914
申请日：2013-09-23
申请人： 에이저 시스템즈 엘엘시
发明人： 네이스엠.로씨 , 란비르싱
IPC分类号： H01L21/3205
CPC分类号： H01L21/76838 , H01L21/32051 , H01L23/5227 , H01L23/5283 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L28/10 , H01L2924/0002 , H01L2924/00
摘要： 본 발명은, 일 양상에 있어서, 반도체 장치를 제조하는 방법을 제공한다. 이러한 방법은 반도체 기판을 제공하는 단계, 약 1 마이크론 이상의 전체 두께를 갖는 상기 반도체 기판 위에 금속층을 증착시키는 단계를 포함한다. 금속층은 상기 금속층의 두께의 제 1 부분을 증착시킴으로써 형성되고, 그것은 상기 반도체 기판 위에 그것과 연관된 압축 또는 인장 응력을 가진다. 응력 보상층은 제 1 부분 위에 증착되어, 상기 응력 보상층이 상기 제 1 부분에 연관된 상기 압축 또는 인장 응력에 반대하는 상기 제 1 부분에 응력을 제공하도록 한다. 그 후 상기 금속층의 두께의 제 2 부분은 상기 응력 보상층 위에 증착된다.
摘要翻译：一方面，本发明提供一种制造半导体器件的方法。该方法包括提供半导体衬底，以及在总厚度至少约1微米的半导体衬底上沉积金属层。通过在半导体衬底上沉积金属层的厚度的第一部分来形成金属层，该第一部分的厚度具有与其相关的压缩或拉伸应力。在第一部分上沉积应力补偿层，使得应力补偿层向第一部分的与第一部分相关联的压缩或拉伸应力相反的第一部分提供应力。然后在应力补偿层上沉积金属层的第二部分厚度。

3. 发明授权

KR101359555B1 반도체 장치 제조에서의 금속 결함들을 개선하는 방법 失效
标题翻译：改善半导体器件制造中的金属缺陷的方法
公开(公告)号：KR101359555B1
公开(公告)日：2014-02-11
申请号：KR1020070065264
申请日：2007-06-29
申请人： 에이저 시스템즈 엘엘시
发明人： 네이스엠.로씨 , 란비르싱
IPC分类号： H01L21/3205
CPC分类号： H01L21/76838 , H01L21/32051 , H01L23/5227 , H01L23/5283 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L28/10 , H01L2924/0002 , H01L2924/00
摘要： 본 발명은, 일 양상에 있어서, 반도체 장치를 제조하는 방법을 제공한다. 이러한 방법은 반도체 기판을 제공하는 단계, 약 1 마이크론 이상의 전체 두께를 갖는 상기 반도체 기판 위에 금속층을 증착시키는 단계를 포함한다. 금속층은 상기 금속층의 두께의 제 1 부분을 증착시킴으로써 형성되고, 그것은 상기 반도체 기판 위에 그것과 연관된 압축 또는 인장 응력을 가진다. 응력 보상층은 제 1 부분 위에 증착되어, 상기 응력 보상층이 상기 제 1 부분에 연관된 상기 압축 또는 인장 응력에 반대하는 상기 제 1 부분에 응력을 제공하도록 한다. 그 후 상기 금속층의 두께의 제 2 부분은 상기 응력 보상층 위에 증착된다.
반도체 장치, 기판, 증착, 응력, 금속 결함

4. 发明公开

KR1020130116848A 반도체 장치 제조에서의 금속 결함들을 개선하는 방법 有权
标题翻译：改善半导体器件制造中金属缺陷的方法
公开(公告)号：KR1020130116848A
公开(公告)日：2013-10-24
申请号：KR1020130112914
申请日：2013-09-23
申请人： 에이저 시스템즈 엘엘시
发明人： 네이스엠.로씨 , 란비르싱
IPC分类号： H01L21/3205
CPC分类号： H01L21/76838 , H01L21/32051 , H01L23/5227 , H01L23/5283 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L28/10 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: A method for improving metal defects in semiconductor device fabrication is provided to increase the reliability of products by dividing a thick metal layer to form stress reduction layers between the divided layers. CONSTITUTION: An inductor comprises transistors, dielectric layers (108), interconnects (107), and a metal layer. The transistors are located on a semiconductor substrate. The dielectric layers are located on the transistors. The interconnects are located in or on the dielectric layers. The thickness of the metal layer is 1 micron or more.
摘要翻译：目的：提供一种改善半导体器件制造中的金属缺陷的方法，以通过分割厚金属层以在分层之间形成应力减小层来提高产品的可靠性。构成：电感器包括晶体管，电介质层（108），互连（107）和金属层。晶体管位于半导体衬底上。电介质层位于晶体管上。互连位于电介质层中或介质层上。金属层的厚度为1微米以上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式