专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101138833B1 반도체 장치 및 그의 구동 방법 失效
标题翻译：半导体器件及其驱动方法
公开(公告)号：KR101138833B1
公开(公告)日：2012-05-11
申请号：KR1020100049604
申请日：2010-05-27
申请人： 에스케이하이닉스 주식회사
发明人： 이강열
IPC分类号： G11C8/00 , G11C7/10 , G11C7/22
CPC分类号： H03L7/07 , H03L7/0814
摘要： 지연 고정 루프(DLL : Delay Locked Loop)를 포함하는 반도체 장치 및 그의 구동 방법에 관한 것으로, 입력 경로에 포함되며 외부로부터 외부 클럭 신호를 입력받아 내부 클럭 신호를 출력하기 위한 입력회로와, 출력 경로에 포함되며 지연고정된 내부 클럭 신호를 입력받아 외부로 출력하기 위한 출력회로와, 입력 경로와 출력 경로 사이에 구비되며 내부 클럭 신호를 입력받아 입력회로에 의해 실제 발생하는 제1 지연시간과 출력회로에 의해 실제 발생하는 제2 지연시간을 반영하여 지연고정된 내부 클럭 신호를 생성하기 위한 지연 고정 루프와, 지연 고정 루프로부터 제2 지연시간만이 반영된 피드백 클럭 신호와 출력회로의 출력신호를 이용하여 제2 지연시간을 보상하기 위한 지연시간 보상부를 포함하는 반도체 장치가 제공된다.

2. 发明公开

KR1020110130123A 반도체 장치 및 그의 구동 방법 失效
标题翻译：半导体器件及其驱动方法
公开(公告)号：KR1020110130123A
公开(公告)日：2011-12-05
申请号：KR1020100049604
申请日：2010-05-27
申请人： 에스케이하이닉스 주식회사
发明人： 이강열
IPC分类号： G11C8/00 , G11C7/10 , G11C7/22
CPC分类号： H03L7/07 , H03L7/0814
摘要： PURPOSE: A semiconductor device and a method of driving the same are provided to stably operate regardless of the change of a process, a voltage, and a temperature. CONSTITUTION: In a semiconductor device and a method of driving the same, an input circuit(310) is included in an input path. The input circuit receives an external clock signal and outputs an internal clock signal. An output circuit is included in an output path, and it receives an internal clock signal and outputs it. . A delay locked loop(340) is included between the input path and the output path. The delay locked loop reflects first and second delay times and generated delayed locked internal clock signal. A first delay time is generated by the input circuit. A second delay time is generated by the output circuit. A delay compensation unit(360) compensates a second delay time.
摘要翻译：目的：提供半导体器件及其驱动方法，以稳定地工作，而不管工艺，电压和温度的变化。构成：在半导体器件及其驱动方法中，输入电路（310）包括在输入路径中。输入电路接收外部时钟信号并输出内部时钟信号。输出电路包括在输出路径中，并接收内部时钟信号并输出。。延迟锁定环路（340）包括在输入路径和输出路径之间。延迟锁定环路反映第一和第二延迟时间并产生延迟锁定的内部时钟信号。第一延迟时间由输入电路产生。第二延迟时间由输出电路产生。延迟补偿单元（360）补偿第二延迟时间。

3. 发明授权

KR101003119B1 반도체 집적회로의 데이터 라이트 장치 失效
标题翻译：用于写入半导体集成电路数据的装置
公开(公告)号：KR101003119B1
公开(公告)日：2010-12-21
申请号：KR1020080114555
申请日：2008-11-18
申请人： 에스케이하이닉스 주식회사
发明人： 이강열
IPC分类号： G11C7/22 , G11C7/10
CPC分类号： G11C7/1078 , G11C7/1006 , G11C7/1012 , G11C7/1018 , G11C7/1096
摘要： 본 발명은 동일한 타이밍을 갖도록 정렬된 제 1 데이터와 제 2 데이터를 서로 다른 타이밍에 데이터 라인으로 전송하도록 구성된 분산 전송부; 및 상기 데이터 라인을 통해 전송된 상기 제 1 데이터와 상기 제 2 데이터를 동기 시킨 후 상기 동기된 데이터를 메모리 영역에 기록하도록 구성된 데이터 라이트부를 구비한다.
데이터 클럭, 글로벌 데이터 라인

4. 发明授权

KR100972555B1 데이터 출력회로 및 데이터 출력방법 失效
标题翻译：用于输出数据的电路和方法
公开(公告)号：KR100972555B1
公开(公告)日：2010-07-28
申请号：KR1020080109002
申请日：2008-11-04
申请人： 에스케이하이닉스 주식회사
发明人： 이강열
IPC分类号： G11C7/10 , G11C7/06 , G11C8/18
CPC分类号： G11C11/4097 , G11C7/1051 , G11C7/106 , G11C2207/107
摘要： 본 발명은 데이터신호의 지연으로 인한 잘못된 데이터신호가 출력되는 오동작을 방지하고 tAA를 개선할 수 있는 데이터 출력회로 및 데이터 출력방법에 관한 것으로서 본 발명에 따른 데이터 출력회로는 스트로브신호를 소정량 지연시켜 지연 스트로브신호를 생성하는 스트로브신호 제어부; 상기 스트로브신호 및 상기 지연 스트로브신호에 응답해 제1병렬 데이터신호를 증폭하여 상기 제1병렬 데이터신호와 동일한 비트의 제2병렬 데이터신호를 출력하는 입출력 센스엠프부; 상기 스트로브신호 및 상기 지연 스트로브신호에 응답해 상기 제2병렬 데이터신호를 래치하는 저장부; 및 상기 저장부에서 래치된 제2병렬 데이터신호를 순차적으로 출력하되, 상기 스트로브신호에 대응하는 데이터신호를 가장 먼저 출력하는 병직렬 변환부를 포함한다.
동시 스위칭 잡음, tAA

5. 发明授权

KR100956772B1 링잉 방지 장치 失效
标题翻译：设备防止振铃噪声
公开(公告)号：KR100956772B1
公开(公告)日：2010-05-12
申请号：KR1020070135574
申请日：2007-12-21
申请人： 에스케이하이닉스 주식회사
发明人： 이강열
IPC分类号： G11C11/4078 , G11C11/4093 , G11C11/4076
CPC分类号： G11C7/02 , G11C7/1072 , G11C7/1078 , G11C7/1084 , G11C7/109 , G11C7/22 , G11C7/222 , G11C8/18
摘要： 본 발명은 반도체 메모리 장치에서 링백 노이즈에 의한 데이터 에러를 해결할 수 있는 링잉 방지 장치에 관한 것으로서, 데이터 스트로브 신호를 버퍼링하여 생성한 버퍼링 신호의 라이징 에지에 동기되는 라이징 펄스와 버퍼링 신호의 폴링 에지에 동기되는 폴링 펄스를 출력하는 데이터 스트로브 버퍼부; 및 버스트 종료 신호를 래치하여 상기 데이터 스트로브 버퍼부를 제어하는 버퍼 제어신호를 생성하고 상기 버퍼링 신호에 동기되어 생성된 펄스 신호의 제어에 따라 상기 버퍼 제어 신호를 출력하는 버퍼 제어부;를 포함하는 것을 특징으로 한다.

6. 发明授权

KR100911190B1 내부 클럭 드라이버 회로 失效
标题翻译：内部时钟驱动电路
公开(公告)号：KR100911190B1
公开(公告)日：2009-08-06
申请号：KR1020070056941
申请日：2007-06-11
申请人： 에스케이하이닉스 주식회사
发明人： 이강열
IPC分类号： H03K19/0175 , H03K17/04 , G06F1/10
CPC分类号： H03H11/26
摘要： 본 발명의 내부 클럭 드라이버 회로는 라이징 클럭과 폴링 클럭을 지연시켜 지연 라이징 클럭과 지연 폴링 클럭을 출력하는 지연부; 라이징 클럭, 폴링 클럭 및 지연 라이징 클럭을 입력받아 조합하여 라이징 디엘엘 클럭을 출력하는 라이징 디엘엘 클럭 생성부; 및 라이징 클럭, 폴링 클럭 및 지연 폴링 클럭을 입력받아 조합하여 폴링 디엘엘 클럭을 출력하는 폴링 디엘엘 클럭 생성부를 포함한다.
디엘엘, 클럭 드라이버, 고주파수

7. 发明授权

KR100857852B1 데이터신호의 구간 감지회로 失效
标题翻译：用于检测低电平周期和高电平周期的数据信号电路
公开(公告)号：KR100857852B1
公开(公告)日：2008-09-10
申请号：KR1020020042647
申请日：2002-07-19
申请人： 에스케이하이닉스 주식회사
发明人： 이강열
IPC分类号： G11C7/00
摘要： 본 발명은 하이구간과 로우구간을 감지하는 시간이 같은 데이터신호 감지회로를 제공하기 위한 것으로, 이를 위해 발명은 데이터신호의 하이구간과 로우구간을 감지하기 위한 데이터신호 감지회로에 있어서, 모스트랜지스터를 로드로 사용한 제1 차동증폭기를 구비하여 상기 데이터신호가 기준신호에 대해 상대적으로 전압레벨이 큰 구간을 감지하여 상기 데이터신호의 하이구간을 검출하기 위한 데이터 하이구간 검출부; 및 앤모스트랜지스터를 로드로 사용한 제2 차동증폭기를 구비하여 상기 데이터신호가 상기 기준신호에 대해 상대적으로 전압레벨이 작은 구간을 감지하며 상기 데이터신호의 로우구간을 검출하기 위한 데이터 로우구간 검출부를 구비하는 데이터신호 구간 감지회로을 제공한다.

반도체, 차동증폭기, 전압, 인에이블, 상보, 대칭.

8. 发明公开

KR1020080046353A 반도체 메모리 장치 无效
标题翻译：半导体存储器件
公开(公告)号：KR1020080046353A
公开(公告)日：2008-05-27
申请号：KR1020060115694
申请日：2006-11-22
申请人： 에스케이하이닉스 주식회사
发明人： 이강열
IPC分类号： G11C7/10
摘要： A semiconductor memory device is provided to drive a global input/output line with a data level stably and reliably. An amplification unit(303) senses and amplifies data transmitted from a memory cell, and drives an input/output line with the amplified data. A storing unit(308) stores an output signal of the amplification unit. A precharge unit(302,304) precharges the input/output line after a predetermined time, after the amplification unit is disabled. A signal generation unit(309) delays disable time of the amplification unit, and generates a signal of enable time of the precharge unit.
摘要翻译：提供一种半导体存储器件，用于稳定且可靠地驱动具有数据电平的全局输入/输出线。放大单元（303）感测并放大从存储单元发送的数据，并用放大的数据驱动输入/输出线。存储单元（308）存储放大单元的输出信号。在放大单元被禁用之后，预充电单元（302,304）在预定时间之后对输入/输出线进行预充电。信号生成单元（309）延迟放大单元的禁止时间，并产生预充电单元的使能时间的信号。

9. 发明授权

KR100646932B1 오프 칩 드라이버 제어용 카운터 회로 有权
标题翻译：用于控制芯片驱动器的计数器电路
公开(公告)号：KR100646932B1
公开(公告)日：2006-11-23
申请号：KR1020040101782
申请日：2004-12-06
申请人： 에스케이하이닉스 주식회사
发明人： 이강열
IPC分类号： G11C7/10
CPC分类号： H03K23/62 , H03K23/58
摘要： 본 발명은 N(N은 자연수)개의 T-플립플롭을 이용해서 16진수 카운팅을 수행하는 오프 칩 드라이버 제어용 카운터 회로에 관한 것이다. 복수개의 T-플립플롭은 16진수 카운팅 동작을 수행하여 16, 32 혹은 64의 논리 값을 갖는 4비트, 5비트 6비트의 오프 칩 드라이버 제어신호들을 발생시킨다. 복수개의 카운팅 제어부는, 오프 칩 드라이버를 제어하기 위한 제어신호들의 논리 값이 증가 또는 감소되도록 T-플립플롭의 카운팅 동작을 제어한다.
오프 칩 드라이버, 카운터, T-플립플롭, 16진수

10. 发明授权

KR100567527B1 반도체 메모리 장치의 파이프 래치 제어회로 및 방법 失效
标题翻译：半导体存储器件的管道锁存控制电路和方法
公开(公告)号：KR100567527B1
公开(公告)日：2006-04-03
申请号：KR1020040105378
申请日：2004-12-14
申请人： 에스케이하이닉스 주식회사
发明人： 이강열
IPC分类号： G11C11/4093
摘要： 본 발명은 카운터의 수를 줄여서 칩 사이즈와 전류 소모를 줄이는 파이프 래치 제어회로에 관한 것이다. 파이프 래치 제어회로는, 제1 클럭 신호에 동기하여 복수개의 제1 파이프 래치 제어신호를 발생시키도록 카운팅 동작을 수행하는 복수개의 카운팅부; 및 상기 제1 클럭신호보다 일정시간 지연된 제2 클럭신호의 제어하에 상기 복수개의 제1 파이프 래치 제어신호를 각각 복수개의 제2 파이프 래치 제어신호로서 전달하는 복수개의 전달부를 포함한다.
파이프 래치, 카운터, 전달 게이트
摘要翻译：本发明涉及一种减少计数器数量以减小芯片尺寸和电流消耗的管道锁存控制电路。流水线锁存控制电路包括：多个计数单元，用于执行计数操作以与第一时钟信号同步地产生多个第一管道锁存控制信号; 以及多个传送单元，用于在延迟了第一时钟信号的预定时间的第二时钟信号的控制下传送多个第一管道锁存器控制信号作为多个第二管道锁存器控制信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式