专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101567738B1 반도체 장치의 제조 방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR101567738B1
公开(公告)日：2015-11-09
申请号：KR1020147017783
申请日：2013-02-20
申请人： 아사히 가세이 일렉트로닉스 가부시끼가이샤
发明人： 가쯔끼,쇼고 , 사까모또,도시로
IPC分类号： H01L21/8234 , H01L21/336 , H01L27/088 , H01L29/78
CPC分类号： H01L21/823462 , H01L21/02164 , H01L21/02271 , H01L21/26506 , H01L21/28167 , H01L21/28185 , H01L21/2822 , H01L21/324 , H01L29/51 , H01L29/78 , Y10S438/981
摘要： 실리콘기판(1)에열산화를실시하여, 제1 영역과제2 영역에각각제1 게이트산화막(11)을형성하는공정과, 제1 게이트산화막(11) 상에 CVD 산화막(11)을형성하는공정과, CVD 산화막(11)과제1 게이트산화막(11)을통해, 제1 영역과제2 영역에각각불소(F)를주입하는공정과, 제2 영역의제1 게이트산화막(11) 상으로부터 CVD 산화막(11)을제거하는공정과, 제2 영역으로부터제1 게이트산화막(11)을제거하는공정과, 실리콘기판(1)에열산화를실시하여, 제2 영역에제2 게이트산화막(21)을형성하는공정을포함한다.
摘要翻译：通过进行硅衬底1的热氧化在第一区域的每个区域上形成第一栅氧化膜11的步骤以及在第一栅氧化膜11上形成CVD氧化膜11的步骤通过CVD氧化膜11和第一栅极氧化膜11将氟（F）注入到第一区域的每个区域中的步骤以及从第二区域的第一栅极氧化膜11沉积氟F的步骤，从第二区域除去第一栅氧化膜11的步骤，通过在硅衬底1上执行热氧化在第二区域中形成第二栅氧化膜21的步骤，和的步骤。

2. 发明公开

KR1020130124560A 반도체 장치 및 반도체 장치의 제조 방법 有权
标题翻译： 반도체장치및반도체장치의제조방법
公开(公告)号：KR1020130124560A
公开(公告)日：2013-11-14
申请号：KR1020137023641
申请日：2012-03-09
申请人： 아사히 가세이 일렉트로닉스 가부시끼가이샤
发明人： 사까모또,도시로
IPC分类号： H01L21/336 , H01L27/04
CPC分类号： H01L29/66492 , H01L21/26586 , H01L21/823412 , H01L21/823418 , H01L21/823456 , H01L29/0847 , H01L29/1045 , H01L29/66659 , H01L29/7835
摘要： There are provided a semiconductor device having a drain region making a BLDD structure withstandable against a high voltage, sufficiently suppressing a hot-carrier deterioration, and having a high ESD withstandable characteristic, and a method for manufacturing the same. A semiconductor device is formed including a MOS transistor having a source region and a drain region both formed in a semiconductor substrate, and a channel region formed therebetween. At this time, the concentration of holes emitted form P-type impurities injected into the channel region and contributing an electrical conduction is lower at a side close to the drain region than at a side close to the source region. The drain region includes a drift region into which N-type impurities are injected. The drift region extends toward the channel region from the drain region except a nearby area to the surface of the semiconductor substrate.
摘要翻译：提供了一种半导体器件及其制造方法，所述半导体器件具有形成可承受高电压的BLDD结构的漏极区域，充分抑制热载流子劣化并且具有高ESD耐受特性。形成包括MOS晶体管和形成在其间的沟道区的半导体器件，所述MOS晶体管具有形成在半导体衬底中的源极区和漏极区。此时，注入到沟道区域中并且有助于导电的P型杂质发射的空穴浓度在靠近漏极区域的一侧比在靠近源极区域的一侧较低。漏极区域包括其中注入有N型杂质的漂移区域。漂移区从除了附近区域之外的漏极区域朝向沟道区域延伸到半导体衬底的表面。

3. 发明授权

KR101571615B1 반도체 장치 및 반도체 장치의 제조 방법 有权
公开(公告)号：KR101571615B1
公开(公告)日：2015-11-24
申请号：KR1020137023641
申请日：2012-03-09
申请人： 아사히 가세이 일렉트로닉스 가부시끼가이샤
发明人： 사까모또,도시로
IPC分类号： H01L21/336 , H01L27/04
CPC分类号： H01L29/66492 , H01L21/26586 , H01L21/823412 , H01L21/823418 , H01L21/823456 , H01L29/0847 , H01L29/1045 , H01L29/66659 , H01L29/7835
摘要： 본발명은 BLDD 구조를고내압화시켜, 핫캐리어열화를충분히억제할수 있는드레인영역을갖고, 높은 ESD 내성을실현할수 있는반도체장치, 반도체장치의제조방법을제공하는것이다. 반도체기판내에형성되는소스영역및 드레인영역과, 이소스영역및 드레인영역사이에형성되는채널영역을갖는 MOS 트랜지스터를구비하는반도체장치를형성한다. 이때, 채널영역에주입된 P형불순물로부터방출되어서전기전도에기여하는정공의농도는, 소스영역에가까운측보다도드레인영역에가까운측에서낮게, 드레인영역은, N형의불순물이주입된드리프트영역을포함하고, 드리프트영역이, 반도체기판의표면근방을제외하고, 드레인영역으로부터채널영역측으로연장되도록구성한다.

4. 发明授权

KR101762048B1 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR101762048B1
公开(公告)日：2017-07-26
申请号：KR1020157016983
申请日：2014-02-24
申请人： 아사히 가세이 일렉트로닉스 가부시끼가이샤
发明人： 사까모또,도시로
IPC分类号： H01L29/737 , H01L29/417 , H01L21/28 , H01L29/66
CPC分类号： H01L29/7378 , H01L21/28 , H01L29/66242
摘要： 이미터전극에폴리실리콘막을사용한바이폴라트랜지스터를구비하는반도체장치이며, 이바이폴라트랜지스터는, Si 기판(1)에형성된콜렉터영역과, 콜렉터영역상에형성된베이스층(30)과, 베이스층(30) 중의콜렉터영역으로부터이격된상측부위에형성된이미터영역(39)과, 베이스층(30) 상에형성되고, 베이스층(30)과이미터영역(39)과의접합부를덮는실리콘산화막(41)을갖는다. 상기의접합부이고, 또한실리콘산화막(41)과의계면에존재하는불소원소의농도는, 1×10㎝이상이다.
摘要翻译：它是已经使用在发射极电极的多晶硅膜，双极型晶体管，基极层30和基极层上的集电区30形成，并形成在Si衬底上的集电极区具有双极晶体管的半导体器件（1）形成基底层30，和氧化硅膜41的用于覆盖该结区域计39在仪表上区域39和基极层30和形成在间隔开的上部从所述集电区的有。其中，接线，和存在于氧化硅膜41之间的界面上的氟元素的浓度不小于1×10㎝。

5. 发明公开

KR1020150089066A 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体器件及其生产方法
公开(公告)号：KR1020150089066A
公开(公告)日：2015-08-04
申请号：KR1020157016983
申请日：2014-02-24
申请人： 아사히 가세이 일렉트로닉스 가부시끼가이샤
发明人： 사까모또,도시로
IPC分类号： H01L29/737 , H01L29/417 , H01L21/28 , H01L29/66
CPC分类号： H01L29/7378 , H01L21/28 , H01L29/66242
摘要： 이미터전극에폴리실리콘막을사용한바이폴라트랜지스터를구비하는반도체장치이며, 이바이폴라트랜지스터는, Si 기판(1)에형성된콜렉터영역과, 콜렉터영역상에형성된베이스층(30)과, 베이스층(30) 중의콜렉터영역으로부터이격된상측부위에형성된이미터영역(39)과, 베이스층(30) 상에형성되고, 베이스층(30)과이미터영역(39)과의접합부를덮는실리콘산화막(41)을갖는다. 상기의접합부이고, 또한실리콘산화막(41)과의계면에존재하는불소원소의농도는, 1×10㎝이상이다.

6. 发明公开

KR1020140104462A 반도체 장치의 제조 방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020140104462A
公开(公告)日：2014-08-28
申请号：KR1020147017783
申请日：2013-02-20
申请人： 아사히 가세이 일렉트로닉스 가부시끼가이샤
发明人： 가쯔끼,쇼고 , 사까모또,도시로
IPC分类号： H01L21/8234 , H01L21/336 , H01L27/088 , H01L29/78
CPC分类号： H01L21/823462 , H01L21/02164 , H01L21/02271 , H01L21/26506 , H01L21/28167 , H01L21/28185 , H01L21/2822 , H01L21/324 , H01L29/51 , H01L29/78 , Y10S438/981 , H01L21/8234
摘要： 실리콘 기판(1)에 열산화를 실시하여, 제1 영역과 제2 영역에 각각 제1 게이트 산화막(11)을 형성하는 공정과, 제1 게이트 산화막(11) 상에 CVD 산화막(11)을 형성하는 공정과, CVD 산화막(11)과 제1 게이트 산화막(11)을 통해, 제1 영역과 제2 영역에 각각 불소(F)를 주입하는 공정과, 제2 영역의 제1 게이트 산화막(11) 상으로부터 CVD 산화막(11)을 제거하는 공정과, 제2 영역으로부터 제1 게이트 산화막(11)을 제거하는 공정과, 실리콘 기판(1)에 열산화를 실시하여, 제2 영역에 제2 게이트 산화막(21)을 형성하는 공정을 포함한다.
摘要翻译：由硅衬底1上进行热氧化，在第一在每个第一形成CVD氧化膜11和形成栅氧化膜11上的区域中的第一栅氧化膜11和第二区域 ;通过CVD氧化膜（11）和第一栅极氧化膜（11）分别向第一区域和第二区域注入氟（F）从第一区域除去CVD氧化膜11的步骤，从第二区域除去第一栅氧化膜11的步骤，热氧化硅衬底1的步骤，以及形成的步骤（21）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式