专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019960701403A 스플릿 레벨의 데이타 개시 시스템의 동기성을 위한 시스템과 그 방법 失效
公开(公告)号：KR1019960701403A
公开(公告)日：1996-02-24
申请号：KR1019950703429
申请日：1994-12-15
申请人： 실리콘그래픽스 인코포레이티드 , 가부시끼가이샤 도시바
发明人： 브라트죠셉피. , 브레난죤 , 히스피터얀텍 , 하프만웰리암에이 , 스캔론죠셉티 , 씨아바글리아스티브
IPC分类号： G06F12/08
摘要： 제어시스템은 캐시 동기성에 관한 문제가 발생하지 않도록 캐시 메모리 접근명령을 실행을 제어한다.
컴퓨터 시스템은 적어도 하나의 캐시를 갖는 복수의 처리장치(102)를 포함한다. 멀티프로세서캐시의 동기성은 컴퓨터시스템에 있어서 유지된다. 처리장치 중 적어도 하나가 제2레벨의 캐시(112)에 연결되는 제1레벨의 캐시(108)로 되는 스플릿레벨의 캐시배열을 포함하고, 정수기억 명령이 데이타를 제1레벨 캐시와 제2레벨 캐시의 양쪽에 기억하는 것을 가능하게 한다. 제1레벨 캐시는 바이트 기입이 가능하고, 제2레벨 캐시는 워드기입이 가능하다. 정수기억명령의 실행중에 하나. 그 이상의 바이트가 제1레벨캐시로부터 판독되고, 워드길이 데이타가 제2레벨캐시에 기입되도록 FA명령의 기입데이타에 따라서 제2레벨캐시에 기입된다.

2. 发明公开

KR1019960701400A 계산기 시스템 내부에서 명령을 처리하는 장치 失效
标题翻译：处理计算器系统内命令的设备
公开(公告)号：KR1019960701400A
公开(公告)日：1996-02-24
申请号：KR1019950703432
申请日：1994-12-15
申请人： 실리콘그래픽스 인코포레이티드 , 가부시끼가이샤 도시바
发明人： 죠시챤드라에스 , 로드만파울 , 히스피터얀텍 , 노활모니카알.
IPC分类号： G06F9/38

3. 发明授权

KR100182344B1 스플릿 레벨의 데이타 개시 시스템의 동기성을 위한 시스템과 그 방법 失效
标题翻译：用于在分层数据缓存系统中同步的系统和方法
公开(公告)号：KR100182344B1
公开(公告)日：1999-05-15
申请号：KR1019950703429
申请日：1994-12-15
申请人： 실리콘그래픽스 인코포레이티드 , 가부시끼가이샤 도시바
发明人： 브라트죠셉피. , 브레난죤 , 히스피터얀텍 , 하프만웰리암에이 , 스캔론죠셉티 , 씨아바글리아스티브
IPC分类号： G06F12/08
CPC分类号： G06F12/0811
摘要： 제어시스템은 캐시 동기성에 관한 문제가 발생하지 않도록 캐시메모리 접근명령의 실행을 제어한다.
컴퓨터 시스템은 적어도 하나의 캐시를 갖는 복수의 처리장치(102)를 포함한다. 멀티프로세서캐시의 동기성은 컴퓨터시스템에 있어서 유지된다. 처리장치중 적어도 하나가 제2레벨의 캐시(112)에 연결되는 제1레벨의 캐시(108)로 되는 스플릿레벨의 캐시배열을 포함하고, 정수기억 명령이 데이타를 제1레벨 캐시와 제2레벨 캐시의 양쪽에 기억하는 것을 가능하게 한다. 제1레벨 캐시는 바이트 기입이 가능하고, 제2레벨 캐시는 워드기입이 가능하다. 정수기억명령의 실행중에 하나, 그 이상의 바이트가 제1레벨캐시로부터 판독되고, 워드길이 데이타가 제2레벨캐시에 기입되도록 FA명령의 기입데이타에 따라서 제2레벨캐시에 기입된다.

4. 发明授权

KR100175115B1 프로세서 시스템 및 디버그모드 실현방법 失效
标题翻译：处理器系统和调试模式成熟方法
公开(公告)号：KR100175115B1
公开(公告)日：1999-04-01
申请号：KR1019950703428
申请日：1994-12-15
申请人： 실리콘그래픽스 인코포레이티드 , 가부시끼가이샤 도시바
发明人： 브라트죠셉피. , 브레난죤 , 히스피터얀텍 , 죠시챤드라에스 , 하프만웰리암에이 , 노활모니카알. , 로드만파울 , 스캔론죠셉티 , 탕맨키트
IPC分类号： G06F9/38
CPC分类号： G06F11/3664 , G06F9/3836 , G06F9/3838 , G06F9/3857 , G06F9/3861 , G06F9/3867 , G06F9/3885
摘要： A processor system switched between a normal operation mode without normal floating-point exception and a debug mode with normal floating-point exception. This processor system includes means for dispatching integer and floating-point commands, an integer unit equipped with a multi-stage integer pipeline for executing the integer command, a floating-point unit equipped with a multi-stage floating-point pipeline for executing the floating-point command, and means for switching the system between the normal operation mode and the debug operation mode. When the system is in the debug mode, the command is prevented from being processed until the system judges whether or not the floating-point command induces the exception after the floating-point command is dispatched, and the system is allowed to transmit the normal exception when it is out of the ordinary mode.

5. 发明公开

KR1019960701398A 프로세서 시스템 및 디버그모드 실현방법 失效
标题翻译：处理器系统和调试模式的实现方法
公开(公告)号：KR1019960701398A
公开(公告)日：1996-02-24
申请号：KR1019950703428
申请日：1994-12-15
申请人： 실리콘그래픽스 인코포레이티드 , 가부시끼가이샤 도시바
发明人： 브라트죠셉피. , 브레난죤 , 히스피터얀텍 , 죠시챤드라에스 , 하프만웰리암에이 , 노활모니카알. , 로드만파울 , 스캔론죠셉티 , 탕맨키트
IPC分类号： G06F9/38
摘要： 정규부동소소점예외 없는 통상동작모드의 정규동소수점 예외 이는 디버그로드로 전환할 수 있는 프로세서 시스템. 이 프로세서 시스템은 정수와 부동소수점 명령을 디스패치하는 수단과, 정수명령을 실행하는 멀티스테이지 정수 파이프라인을 갖춘 정수유닛과, 부동소수점명령을 실행하는 멀티스테이지 부동소수점 파이프라인을 갖춘 부동소수점유닛과, 시스템을 통상동작모드와 디버그동작모드로 전환하는 수단을 갖춘다. 시스템이 디버그모그에 있을때 부동소수점 명령이 디스패치되고 나서붙 시스템이 상기 부동소수점명령이 예외를 일으키는 가의 여부를 판정할 때까지 명령이 처리되지 않도록 하고, 통상모드에 있지 않을 때 시스템이 정규예외를 송신할 수 있도록 한다.

6. 发明授权

KR100212204B1 계산기 시스템 내부에서 명령을 처리하는 장치 失效
标题翻译：在计算机系统中处理指令的装置
公开(公告)号：KR100212204B1
公开(公告)日：1999-08-02
申请号：KR1019950703432
申请日：1994-12-15
申请人： 실리콘그래픽스 인코포레이티드 , 가부시끼가이샤 도시바
发明人： 죠시챤드라에스 , 로드만파울 , 히스피터얀텍 , 노활모니카알.
IPC分类号： G06F9/38
CPC分类号： G06F9/3885 , G06F9/322 , G06F9/3802 , G06F9/3806 , G06F9/3814 , G06F9/3844
摘要： 계산기 시스템은 제1및 제2의 명령저장회로를 갖추며, 각각의 명령저장회로는 병렬출력을 위해 N개의 명령을 저장한다. 제1의 명령저장회로에 접속된 명령디스패치회로는 제1의 명령저장회로에 저장된 L명령을 디스패치하며, 여기에서 L은 N과 같거나 적다. 제1 및 제2의 명령저장회로에 접속된 명령로드회로는 L개의 명령이 제1의 명령저장회로로부터 디스패치된 후에 다시 다른 명령이 제1의 명령저장회로로부터 디스패치되기 전에 L개의 명령을 제2의 명령저장회로로부터 제1의 명령저장회로에 로드한다.
또, 명령메모리는 복수의 명령의 복수열을 저장하고, 분기메모리는 복수의 분기예측엔트리를 저장하고 있다. 각각의 분기예측엔트리는 명령메모리의 분기명령이 실행되었을 때, 그 분기명령으로 지정된 분기가 성공하느냐 안 하느냐를 예측하기 위한 정보를 포함하고 있다. 각각의 분기예측엔드리는 분기가 성공했을 때 실행되는 분기선명령을 포함한 라인의 분기선어드레스를 나타내는 분기선필드와, 분기선명령이 분기선어드레스에 의해 지시되는 라인내의 어느곳에 위치하는가를 나타내는 데스티네이션필드와, 분기명령이 분기선어드레스에 대응하는 라인내의 어느곳에 위치하는가를 나타내는 소스필드를 포함하고 있다.
카운터가 명령메모리를 어드레스하는데 사용되는 어드레스치를 보존하며, 증분회로는 통상의 동작시에 명령메모리내의 라인의 순차적으로 어드레스하기 위하여 카운터의 어드레스치를 증분한다. 명령메모리내의 분기명령에 의해 지시된 분기가 그 분기명령의 실행시에 성공한다는 예측이 분기예측엔트리에 의해 행하여졌을 경우에 카운터로딩회로는 분기선어드레스를 카운터에 로드한다.
이렇게 하여 분기명령을 포함한 라인의 직후에 분기선명령을 포함함 라인은 인출되어 병렬로 입력된다. 무효화회로는 분기명령후에 위치하고 또한 이 분기명령을 포함한 라인에 포함되는 명령과, 분기선명령전에 위치하고 또한 이 분기선명령을 포함한 라인에 포함되는 명령을 무효로 한다.

7. 发明授权

KR100175116B1 명령 인출 및 해제제어를 함유한 슈퍼스칼라 마이크로프로세서명령파이프라인 失效
标题翻译：超声波微处理器指导管道，包括结构分配和释放控制
公开(公告)号：KR100175116B1
公开(公告)日：1999-04-01
申请号：KR1019950703431
申请日：1994-12-15
申请人： 실리콘그래픽스 인코포레이티드 , 가부시끼가이샤 도시바
发明人： 브라트죠셉피. , 히스피터얀텍 , 죠시챤드라에스 , 노활모니카알. , 로드만파울 , 스캔론죠셉티 , 탕맨키트
IPC分类号： G06F9/38
CPC分类号： G06F9/382 , G06F9/30145 , G06F9/3822 , G06F9/3836 , G06F9/3838 , G06F9/3857 , G06F9/3861
摘要： 다수실행기능을 구비하는 슈퍼스칼라마이크로프로세서에 있어서 고속으로 고효율의 파이프라인을 구비한 장치 및 방법을 제공한다. 파이프라인은 이용 가능한 공급원의 파이프라인내에서 디스페치되는 명령에 신속하게 적응한다. 파이프라인중에 발생하는 예외사태는 모두 동일의 파이프라인스테지에 있어서 동일의 방법으로 효율좋게 처리된다.
페치 처리한 명령데코드단계로 진행하기 전에 페치 처리한 명령의 제1의 영역 및 제2의 영역을 부가함으로써 보다 페치 처리한 명령을 프레데코드 처리하는 단계로부터 되고, 제1영역이 페치 처리한 명령으로부터 추출한 공급원정보를 함유하고 있고, 또 제2영역이 페치 처리한 명령에 의해서 사용되는 공급원의 종류를 인식하는 공급원류별화영역을 함유하고 있고, 또한 페치 처리한 명령을 명령데코드단계에 진행시켜서 데코드처리한 명령을 생성한 후에 명령을 인출처리하는 단계로부터 되고, 디스페치 처리단계가 상기 제1영역 및 제2영역을 사용해서 데코드처리한 명령을 처리하기 위한 기능유니트에 이끈다.

8. 发明公开

KR1019960701399A 명령 인출 및 해제제어를 함유한 슈퍼스칼라 마이크로프로세서명령파이프라인 失效
标题翻译：超标量微处理器指令流水线包含指令取指和释放控制
公开(公告)号：KR1019960701399A
公开(公告)日：1996-02-24
申请号：KR1019950703431
申请日：1994-12-15
申请人： 실리콘그래픽스 인코포레이티드 , 가부시끼가이샤 도시바
发明人： 브라트죠셉피. , 히스피터얀텍 , 죠시챤드라에스 , 노활모니카알. , 로드만파울 , 스캔론죠셉티 , 탕맨키트
IPC分类号： G06F9/38
摘要： 다수실행기능을 구비하는 스파스카라마이크로프로세서에 있어서 고속으로 고효율의 파이프라인을 구비한 장치 및 방법을 제공한다. 파이프라인은 이용가능한 공급원의 파이프라인내에서 디스패치되는 명령에 신속하게 적응한다. 파이프라인중에 발생하는 예외사태는 모두 동일의 파이프라인스테이지에 있어서 동일의 방법으로 효율좋게 처리된다.
페치처리한 명령데코드단계로 진행하기 전에 페치처리한 명령의 제1의 영역 및 제2의 영역을 부가함으로써 보다 페치처리한 명령을 프레데코드 처리하는 단계로부터 되고, 제1영역이 페치처리한 명령으로부터 추출한 공급원정보를 함유하고 있고, 또 제2영역이 페치처리한 명령에 의해서 사용되는 공급원의 종류를 인식하는 공급원류별화영역을 함유하고 있고, 또한 페치처리한 명령을 명령데코드단게에 진행시켜서 데코드처리한 명령을 인출처리하는 단계로부터 되고, 디스페치처리단게가 상기 제1영역 및 제2영역을 사용해서 데코드처리한 명령을 처리하기 위한 기능유니트에 이끈다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式