专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019920003248A 비디오 테이프 레코더 无效
公开(公告)号：KR1019920003248A
公开(公告)日：1992-02-29
申请号：KR1019910012750
申请日：1991-07-25
申请人： 소니 주식회사
发明人： 사세마사또시
IPC分类号： G11B5/02
摘要： 내용 없음

2. 发明授权

KR100131806B1 휘도 신호 형성 회로 失效
公开(公告)号：KR100131806B1
公开(公告)日：1997-12-03
申请号：KR1019870010721
申请日：1987-09-26
申请人： 소니 주식회사
发明人： 사세마사또시
IPC分类号： H04N9/07

3. 发明授权

KR1019970007799B1 휘도 신호 형성 회로 失效
标题翻译：亮度信号形成电路
公开(公告)号：KR1019970007799B1
公开(公告)日：1997-05-16
申请号：KR1019870010721
申请日：1987-09-26
申请人： 소니 주식회사
发明人： 사세마사또시
IPC分类号： H04N9/07
摘要： 없음.

4. 发明授权

KR101194915B1 광학적 흑 레벨 조정 회로 및 그 방법과, 화상 처리 장치 失效
标题翻译：光学黑电平控制电路及其方法及图像处理装置
公开(公告)号：KR101194915B1
公开(公告)日：2012-10-25
申请号：KR1020050033439
申请日：2005-04-22
申请人： 소니 주식회사
发明人： 사세마사또시 , 히가시고이찌
IPC分类号： H04N5/357 , H04N5/363 , H04N9/04
CPC分类号： H04N5/3575 , H04N5/361 , H04N5/3728
摘要： 본 발명은, 광학적 흑 레벨 조정 회로를 대략적 아날로그 조정 회로와 정밀 디지털 조정 회로로 구성하여, 외장 컨덴서를 없애는 것과 또한, 디지털적으로 처리함으로써 광학적 흑 레벨 조정을 수 라인으로 수속시킴과 함께 시상수를 용이하게 변경할 수 있도록 하는 것을 제공하는 것을 목적으로 한다. 이를 위해, 광학적 흑 레벨 조정 회로에서, 아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하는 CDS(11)와, CDS로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기(12)와, AD 변환기로부터 출력되는 디지털 신호와 OB 페데스털 코드의 감산을 행하는 감산기(13)와, 감산기(13)의 출력과 오차값 A의 감산을 행하는 감산기(31)와, 연산기(31)로부터 출력된 데이터와 소정의 계수와 오차값 A로부터 새로운 오차값 A를 산출하는 연산기(35)와, 오차값 A를 기억하는 레지스터(23)와, 오차값 A에 따른 아날로그 전압을 CDS(11)의 클램프 신호로서 공급하는 DA 변환기(15)를 구비하여, 외장 컨덴서를 이용하지 않고 광학적 흑 레벨의 조정을 고속화하였다.
CCD, 대략적 아날로그 광학적 흑 레벨 조정부, AD 변환기, 감산기, 디코더

5. 发明授权

KR100194499B1 텔레비젼 카메라 失效
公开(公告)号：KR100194499B1
公开(公告)日：1999-06-15
申请号：KR1019900016078
申请日：1990-10-11
申请人： 소니 주식회사
发明人： 사세마사또시
IPC分类号： H04N5/225
摘要： 본 발명에서는 평균치화된 촬상 신호를 크립하므로서, 윤곽 보정회로의 오동작으로 인한 화질의 열화를 유효하게 회피할 수 있도록 하는 텔레비젼 카메라를 제안한다.
그 구성은 전면에 보색 매트릭스 코딩의 필타를 설치한 촬상 소자와, 상기 촬상 소자로부터 얻어지는 신호에서 상기 매트릭스 모양으로 코딩한 필타의 변조 성분을 제거하는 로우패스 필타 회로와, 상기 로우패스 필타 회로의 출력 신호를 1수평 주사 시간만큼 지연시키는 지연회로와, 상기 지연 회로의 출력 신호를 크립하는 제1 크립회로와, 상기 로우패스 필타 회로의 출력 신호를 크립하는 제 2크립회로와, 상기 제1 및 제2 크립회로의 출력 신호에 의거해서 접속하는 주사선 사이에서 상관이 없는 신호 성분을 추출하는 가산회로와, 상기 제1 크립회로의 입력신호, 상기 제1 크립회로의 출력 신호, 상기 제2 크립회로의 입력 신호 또는 상기 제2 크립회로의 출력 신호에 가산하는 가산회로를 포함하는 텔레비젼 카메라이.

6. 发明公开

KR1019910009057A 텔레비젼 카메라 失效
公开(公告)号：KR1019910009057A
公开(公告)日：1991-05-31
申请号：KR1019900016078
申请日：1990-10-11
申请人： 소니 주식회사
发明人： 사세마사또시
IPC分类号： H04N5/225
摘要： 내용 없음

7. 发明公开

KR1020060047392A 광학적 흑 레벨 조정 회로 및 그 방법과, 화상 처리 장치 失效
标题翻译：光学黑电平控制电路及其方法及图像处理装置
公开(公告)号：KR1020060047392A
公开(公告)日：2006-05-18
申请号：KR1020050033439
申请日：2005-04-22
申请人： 소니 주식회사
发明人： 사세마사또시 , 히가시고이찌
IPC分类号： H04N5/357 , H04N5/363 , H04N9/04
CPC分类号： H04N5/3575 , H04N5/361 , H04N5/3728
摘要： 본 발명은, 광학적 흑 레벨 조정 회로를 대략적 아날로그 조정 회로와 정밀 디지털 조정 회로로 구성하여, 외장 컨덴서를 없애는 것과 또한, 디지털적으로 처리함으로써 광학적 흑 레벨 조정을 수 라인으로 수속시킴과 함께 시상수를 용이하게 변경할 수 있도록 하는 것을 제공하는 것을 목적으로 한다. 이를 위해, 광학적 흑 레벨 조정 회로에서, 아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하는 CDS(11)와, CDS로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기(12)와, AD 변환기로부터 출력되는 디지털 신호와 OB 페데스털 코드의 감산을 행하는 감산기(13)와, 감산기(13)의 출력과 오차값 A의 감산을 행하는 감산기(31)와, 연산기(31)로부터 출력된 데이터와 소정의 계수와 오차값 A로부터 새로운 오차값 A를 산출하는 연산기(35)와, 오차값 A를 기억하는 레지스터(23)와, 오차값 A에 따른 아날로그 전압을 CDS(11)의 클램프 신호로서 공급하는 DA 변환기(15)를 구비하여, 외장 컨덴서를 이용하지 않고 광학적 흑 레벨의 조정을 고속화하였다.
CCD, 대략적 아날로그 광학적 흑 레벨 조정부, AD 변환기, 감산기, 디코더

8. 发明授权

KR100229061B1 카메라 신호처리 회로 失效
标题翻译：相机信号处理电路
公开(公告)号：KR100229061B1
公开(公告)日：1999-11-01
申请号：KR1019900016079
申请日：1990-10-11
申请人： 소니 주식회사
发明人： 온가마꼬또 , 사세마사또시
IPC分类号： H04N5/18
摘要： 영상 신호 처리 회로(11)는 타이밍 신호 발생 회로(12)에서 발생한 타이밍신호(S11)에 의해서 고체 촬상 장치(13)를 촬상 동작시킴으로써 얻은 촬상 신호 (S12)를 IC 회로 구성의 영상 처리 회로 본체부(14)의 CDS 샘플링 회로(15)에 삽입하여 샘플링 처리한 후, 자동 이득 제어 증폭 회로 (16)를 통해서 영상 입력 신호 S13(제 2b도)로서 흑 레벨 클램프 대체 회로(17)에 입력한다.
흑 레벨 클램프 대체 회로(17)는 영상 입력 신호 (S13)를 직류 레벨 시프터(21)에 입력하여 그 출력단에 얻어지는 레벨 시프트 출력 신호(S14)를 비교 회로(22)의 비교입력단에 인가한다.
이것에 대해서 비교 회로 (22)의 기준 입력단에는 기준 전압원(23)의 기준 전압 출력(S15)이 인가되며, 이것에 의해 레벨 시프트 신호(S14)의 전압 레벨과 기준 전압 출력(S15)의 전압레벨간에 차이가 있을 때, 해당 차 출력 (S16)을 출력용 콘덴서(24)에 유지시킴과 더불어, 직류 레벨 시프터(21)에 시프트 제어 신호로서 인가하며, 이같이 해서 비교 회로 (22)는 레벨 시프트 출력 신호(S14)의 직류 레벨을 기준 전압 출력(S15)과 일치시키도록 피이드백 제어를 한다.

9. 发明公开

KR1019910009059A 카메라 신호처리 회로 失效
公开(公告)号：KR1019910009059A
公开(公告)日：1991-05-31
申请号：KR1019900016079
申请日：1990-10-11
申请人： 소니 주식회사
发明人： 온가마꼬또 , 사세마사또시
IPC分类号： H04N5/18
摘要： 내용 없음

10. 发明公开

KR1019880004686A 휘도 신호 형성 회로 失效
公开(公告)号：KR1019880004686A
公开(公告)日：1988-06-07
申请号：KR1019870010721
申请日：1987-09-26
申请人： 소니 주식회사
发明人： 사세마사또시
IPC分类号： H04N9/07
摘要： 내용 없음

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式