专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020010072630A 동기 원격통신 네트워크를 위한 종속 클럭 발생 시스템 및방법 有权
标题翻译：用于同步电信网络的从时钟发生系统和方法
公开(公告)号：KR1020010072630A
公开(公告)日：2001-07-31
申请号：KR1020007014510
申请日：2000-04-17
申请人： 셈테크 코포레이션
发明人： 톤크스데이비드존 , 맥나이트앤드류 , 램조나단
IPC分类号： H04L7/10
摘要： 본 발명에 따른 동기 원격통신 네트워크에서 사용하기에 적절한 종속 클럭 발생 시스템 및 방법은 직접 디지털 합성 기술을 사용하는 선택 기준 클럭(T
S )으로부터 하나 이상의 종속 클럭(16)을 발생한다. 멀티플렉서(20)는 복수개의 이용가능한 클럭 신호로부터 기준 클럭을 선택하고, 이용가능한 각각의 클럭 신호는 사전결정된 선택 순서에 기초하는 그것의 자체 스폿 주파수에서 일 수 있다. 토글 검출기(42)는 각각의 이용가능한 클럭 소스를 모니터링하여 특정 주파수 범위 이내에 있지 않은 소정의 선택을 블럭킹한다. 국부 발진기(24)는 단기 측정 주기 및 장기 측정 주기를 달성하고, 선택된 기준 클럭의 사이클은 연속적인 단기 측정 주기동안 국부 발진기의 주파수에 관해서 선택된 클럭의 상대 주파수를 결정하기 위해 계수된다. 사이클 계수값은 위상 대 클럭 변환기(80)에 공급되고, 위상 대 클럭 변환기는 선택된 클럭에 대해 측정된 상대 주파수에 따라 변화하는 주파수를 갖는 종속 클럭 출력을 생성한다. 라운딩 에러는 발생된 종속 클럭과 출력 주파수를 보정하기 위한 피드백 경로상에서 사용되는 이들 두 개의 사이클 계수값 사이의 차(BC)를 갖는 장기 측정 주기동안 선택된 기준 클럭 양쪽 모두를 모니터링함으로써 계수된다. 본 발명의 대부분이 디지털화되는 구현은 대부분이 디지털화되는 구현의 잡음 거부 및 잡음 억제 특성을 개선하여, 공통 기판상에 집적되는 시스템을 허용한다.

2. 发明授权

KR100388931B1 동기 원격통신 네트워크를 위한 종속 클럭 발생 시스템 및방법 有权
标题翻译： 동기원격통신네트워크를위한종속클럭발생시스템및방
公开(公告)号：KR100388931B1
公开(公告)日：2003-06-25
申请号：KR1020007014510
申请日：2000-04-17
申请人： 셈테크 코포레이션
发明人： 톤크스데이비드존 , 맥나이트앤드류 , 램조나단
IPC分类号： H04L7/10
CPC分类号： H04J3/0688 , G06F1/08 , G06F1/10
摘要： A slave clock generation system and method suitable for use with synchronous telecommunications networks generates one or more slave clocks from a selected reference clock using a direct digital synthesis technique. A multiplexer selects a reference clock from a number of available sources, each of which can be at its own spot frequency, based on a predetermined selection order. Toggle detectors monitor each of the available clock sources, and block the selection of any that are not within a specified frequency range. A local oscillator establishes short-term and long-term measurement periods; the cycles of the selected reference clock are counted over consecutive short-term measurement periods to determine the relative frequency of the selected clock with respect to the frequency of the local oscillator. The cycle counts are fed to a phase-to-clock converter, which produces a slave clock output having a frequency that varies with the relative frequency measured for the selected clock. Rounding errors are countered by monitoring both the generated slave clock and the selected reference clock over a long-term measurement period, with the difference between these two cycle counts used in a feedback path to correct the output frequency. The invention's mostly-digital implementation improves its noise-rejection and suppression characteristics, and enables the system to be integrated on a common substrate.
摘要翻译：适用于同步电信网络的从时钟生成系统和方法使用直接数字合成技术从所选参考时钟生成一个或多个从时钟。多路复用器基于预定的选择顺序从多个可用源中选择参考时钟，每个可用源可以处于其自身的点频率。切换检测器监视每个可用的时钟源，并阻止任何不在指定频率范围内的选择。本地振荡器建立短期和长期测量周期; 在连续的短期测量周期内对所选参考时钟的周期进行计数，以确定所选时钟相对于本地振荡器的频率的相对频率。周期计数被馈送到相位 - 时钟转换器，该转换器产生具有随所选时钟测量的相对频率而变化的频率的从时钟输出。通过在长期测量周期内监控生成的从时钟和选定的参考时钟，可以抵消舍入误差，反馈路径中使用的这两个循环计数之间的差异可以校正输出频率。本发明的大部分数字实现改进了其噪声抑制和抑制特性，并且使系统能够集成在公共衬底上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式