会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 5. 发明公开
    • 트렌치 게이트 질화물 트랜지스터 및 그 제조 방법
    • 沟槽栅氮化物晶体管及其制造方法
    • KR1020150027597A
    • 2015-03-12
    • KR1020130106228
    • 2013-09-04
    • 서울반도체 주식회사
    • 타케야모토노부이관현정영도
    • H01L29/778H01L21/335
    • 본 발명의 트렌치 게이트 질화물 트랜지스터는, 기판; 상기 기판 상부에 부분적으로 2개 이상의 메사 구조들을 구비하는 방열층; 상기 방열층의 상부 표면을 따라 형성된 절연층; 상기 메사 구조들 사이 영역의 상기 절연층 일부가 제거된 공간에 형성된 드레인 전극; 상기 드레인 전극 상부에 상기 드레인 전극 보다 넓게 형성된 고밀도 제1 도전형 질화갈륨계 반도체층; 상기 고밀도 제1 도전형 질화갈륨계 반도체층 상부의 상기 메사 구조들 사이의 공간을 체우는 진성 질화갈륨계 반도체층; 상기 메사 구조의 상부의 공간에, 사선 기울기로 상기 진성 질화갈륨계 반도체층과 측면이 접하는 형상으로 형성된 제2 도전형 질화갈륨계 반도체층; 상기 제2 도전형 질화갈륨계 반도체층 상부에 형성된 제1 도전형의 스위치 반도체층; 상기 제1 도전형의 스위치 반도체층 상부에 형성된 소스 전극; 상기 진성 질화갈륨계 반도체층 상부에 경사형 트렌치 구조로 형성된 게이트 절연막; 및 상기 게이트 절연막 상부에 경사형 트렌치 구조로 형성된 게이트 전극을 포함할 수 있다.
    • 根据本发明的沟槽栅极氮化物晶体管包括基板,在基板的上侧部分地包括两个或多个台面结构的散热层,沿着散热层的上侧形成的绝缘层, 形成在空间中以去除台面结构之间的绝缘层的一部分的漏极电极,形成在漏极电极的上侧以比漏电极宽的高密度的第一导电GaN半导体,内在的 GaN半导体层,其以高密度填充第一导电GaN半导体的上侧的台面结构之间的空间;第二导电GaN半导体层,形成在台面结构的上侧的空间上,并具有侧向 一侧与倾斜斜面的本征GaN半导体层接触,形成在其上的第一导电开关半导体层 第二导电GaN半导体层的上侧,形成在第一导电开关半导体层的上侧的源电极,在本征GaN半导体层的上侧形成有倾斜沟槽结构的栅极绝缘层 以及在栅极绝缘层的上侧形成有倾斜沟槽结构的栅电极。
    • 7. 发明公开
    • 트렌치 게이트 질화물 트랜지스터 및 그 제조 방법
    • TRENCH GATE NITRIDE晶体管及其制造方法
    • KR1020140140766A
    • 2014-12-10
    • KR1020130061554
    • 2013-05-30
    • 서울반도체 주식회사
    • 타케야모토노부이강녕이관현곽준식정영도
    • H01L29/778H01L21/335
    • 본 발명의 노멀리 오프 타입 질화물 트랜지스터는, 소스 전극 및 드레인 전극; 핵 생성층, 및 상기 핵 생성층 상에서 에피텍셜 측면 과성장으로 성장하는 고 저항 질화물계 반도체층을 포함하는 채널 형성 적층체; 상기 채널 형성 적층체 상에 형성되고, 일부 영역이 움푹 패인 구조를 구비하는 스위치 반도체층; 상기 움푹 패인 구조 상에 위치하는 게이트 전극을 포함하되, 상기 핵 생성층은 상기 게이트 전극의 하부 영역에 위치하여, 상기 에피텍셜 측면 과성장된 고 저항 질화물계 반도체층 중 상기 게이트 전극의 하부 영역이 아닌 영역의 TD 밀도가 낮은 것을 특징으로 한다.
    • 根据本发明的常闭型氮化物晶体管包括源电极和漏电极; 通道形成层压体,其包括通过外延横向过度生长在成核层上生长的成核层和高电阻氮化物半导体层; 开关半导体层,其形成在沟道形成层叠体上并且包括具有部分中空区域的结构; 以及栅电极,其位于具有部分中空区域的结构上。 成核层位于栅电极的下部区域。 由此,通过外延横向过度生长生长的高电阻氮化物半导体层上的栅电极的下部区域以外的区域的TD密度低。
    • 8. 发明公开
    • 이종접합 트랜지스터 및 그 제조방법
    • 异相晶体管及其制造方法
    • KR1020140111425A
    • 2014-09-19
    • KR1020130025541
    • 2013-03-11
    • 서울반도체 주식회사
    • 곽준식이관현타케야모토노부정영도
    • H01L29/778H01L21/335
    • The present invention relates to a heterojunction transistor in a gate recess structure having a normally off characteristic and a manufacturing method thereof. The manufacturing method of the heterojunction transistor includes a first step of preparing a substrate; a second step of forming, on the substrate, a channel layer of a first nitride-based semiconductor having a first energy band gap; a third step of forming, on the channel layer, a barrier layer of a second nitride-based semiconductor having a second energy band gap different from the first energy band gap; a fourth layer of forming a P-type semiconductor layer in a gate control region on the first barrier layer; a fifth step of forming, on the first barrier layer, a second barrier layer of a third nitride-based semiconductor having a third energy band gap different from the first energy band gap in a height smaller than or equal to the height of the P-type semiconductor layer; and a sixth step of forming a gate electrode on the P-type semiconductor layer.
    • 本发明涉及具有常关特性的栅极凹槽结构中的异质结晶体管及其制造方法。 异质结晶体管的制造方法包括:准备基板的第一工序; 在衬底上形成具有第一能带隙的第一氮化物基半导体的沟道层的第二步骤; 在所述沟道层上形成具有与所述第一能带隙不同的第二能带隙的第二氮化物系半导体的阻挡层的第三工序; 在所述第一阻挡层上的栅极控制区域中形成P型半导体层的第四层; 在所述第一阻挡层上形成第三氮化物类半导体的第二阻挡层的第五步骤,所述第三氮化物基半导体具有与所述第一能带的第三能带隙不同的高度, 型半导体层; 以及在P型半导体层上形成栅电极的第六步骤。