专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020050074928A 불휘발성 반도체 기억장치 有权
公开(公告)号：KR1020050074928A
公开(公告)日：2005-07-19
申请号：KR1020050003739
申请日：2005-01-14
申请人： 샤프 가부시키가이샤
发明人： 카와조에히데치카 , 타마이유키오 , 시마오카아츠시 , 하기와라나오토 , 마수다히데토시 , 스즈키토시마사
IPC分类号： H01L27/115
CPC分类号： H01L27/2436 , G11C13/0007 , G11C13/003 , G11C2213/31 , G11C2213/78 , G11C2213/79 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1625 , H01L45/1641
摘要： 불휘발성 기억소자(10)는 하부전극(7)과 가변저항체(8)와 상부전극(9)을 순서대로 적층해서 구성되며, 가변저항체(8)가 결정과 비결정이 혼재된 상태로 막형성되어 불휘발성 기억소자(10)가 형성되어 있다. 더욱 바람직하게는, 가변저항체(8)가 350℃∼500℃의 범위내의 막형성 온도에서 막형성된 일반식 Pr
1-x Ca
x MnO
3 로 나타내어지는 프라세오디뮴·칼슘·망간 산화물이다. 또는, 가변저항체(8)가 비결정상태 또는 결정과 비결정이 혼재된 상태로 되는 막형성 온도에서 막형성된 후에, 막형성 온도보다 고온에서, 또한, 가변저항체(8)가 결정과 비결정이 혼재된 상태를 유지가능한 온도범위에서 어닐링처리되어서 형성된다.

2. 发明授权

KR100693004B1 반도체 기억장치 有权
公开(公告)号：KR100693004B1
公开(公告)日：2007-03-12
申请号：KR1020050007864
申请日：2005-01-28
申请人： 샤프 가부시키가이샤
发明人： 이노우에코지 , 모리카와요시나오 , 시마오카아쯔시 , 타마이유키오
IPC分类号： G11C11/15
CPC分类号： G11C7/062 , G11C7/06 , G11C7/12 , G11C7/14 , G11C8/08
摘要： 열 선택선 각각에, 판독 선택시에 소정의 제 1 전압을 공급하고, 판독 비선택시에 상기 제 1 전압과 다른 제 2 전압을 공급하는 열 판독 전압공급회로를 구비하고, 행 선택선 각각에, 판독시에 제 2 전압을 공급하는 행 판독 전압공급회로를 구비하고, 판독시에 있어서, 선택된 행 선택선을 흐르는 전류를, 비선택의 행 선택선을 흐르는 전류와 분리해서 검지하여, 선택된 메모리셀의 전기저항상태를 검지하는 감지회로를 구비하고, 판독시에 있어서, 비선택의 열 선택선 각각에 대하여, 공급한 전압 레벨의 변위를 각각 별도로 억제하는 열 전압변위 억제회로를 구비한다.

3. 发明公开

KR1020040111205A 비휘발성 반도체 기억장치 및 그 프로그래밍 방법과 소거방법 有权
标题翻译：非线性半导体存储器件及其编程方法及其擦除方法，特别是包括应用电路和位线电压的字线电压应用电路
公开(公告)号：KR1020040111205A
公开(公告)日：2004-12-31
申请号：KR1020040046807
申请日：2004-06-17
申请人： 샤프 가부시키가이샤
发明人： 타마이유키오 , 이노우에코지 , 모리타테루아키
IPC分类号： G11C11/15
CPC分类号： G11C13/0007 , G11C13/0069 , G11C16/3427 , G11C2013/009 , G11C2213/31 , G11C2213/77 , G11C13/0026 , G11C13/0028 , G11C16/10
摘要： PURPOSE: A nonvolatile semiconductor memory device and its programming method and its erasing method are provided to suppress the generation of disturbance and to achieve large integration easily. CONSTITUTION: According to the nonvolatile semiconductor memory device, a word line voltage applying circuit(7) selects the first word line voltage and then applies it to a selected word line connected to a selected memory cell programmed or erased, and selects the second word line voltage and then applies it to non-selected word lines except the selected word line, during programming or erasing operation. A bit line voltage applying circuit(6) selects the first bit line voltage and then applies it to a selected bit line connected to a selected memory cell programmed or erased, and selects the second bit line voltage and then applies it to non-selected bit lines except the selected bit line, during programming or erasing operation.
摘要翻译：目的：提供一种非易失性半导体存储器件及其编程方法及其擦除方法，以抑制干扰的产生并实现大集成。构成：根据非易失性半导体存储器件，字线电压施加电路（7）选择第一字线电压，然后将其施加到与所选择的被编程或擦除的存储单元相连的选定字线上，并选择第二字线电压，然后在编程或擦除操作期间将其应用于除选定字线以外的未选择的字线。位线电压施加电路（6）选择第一位线电压，然后将其施加到连接到所选存储单元编程或擦除的选定位线，并选择第二位线电压，然后将其施加到未选择的位在编程或擦除操作期间除所选位线以外的线。

4. 发明授权

KR100769538B1 가변저항소자의 구동방법 및 기억장치 有权
标题翻译：可变电阻元件和存储器件的驱动方法
公开(公告)号：KR100769538B1
公开(公告)日：2007-10-23
申请号：KR1020050057571
申请日：2005-06-30
申请人： 샤프 가부시키가이샤
发明人： 호소이야스나리 , 타마이유키오 , 이시하라카즈야 , 코바야시신지 , 아와야노부요시
IPC分类号： G11C13/02 , G11C11/15 , H01L43/08 , H01L29/82
CPC分类号： G11C29/50 , G11C13/0007 , G11C13/0069 , G11C29/50008 , G11C2013/009 , G11C2213/31
摘要： 가변저항소자는 제1 전극(1)과 제2 전극(3) 사이에 페로브스카이트형 산화물(2)을 설치하여 형성되어, 제1 전극(1)과 제2 전극(3) 사이에 일정 극성의 전압펄스를 인가함으로써 제1 전극(1)과 제2 전극(3) 간의 전기저항이 변화되고, 또한, 전압펄스의 인가에 있어서의 누적펄스 인가시간의 증가에 대하여 저항값의 변화율이 플러스로부터 마이너스로 변화되는 저항이력 특성을 갖는다. 누적펄스 인가시간이, 저항이력 특성에 있어서의 누적펄스 인가시간의 증가에 대한 저항값의 변화율이 플러스로부터 마이너스로 변화하는 특정 누적펄스 인가시간을 넘지 않도록 가변저항소자에 전압펄스를 인가한다.

5. 发明授权

KR100680563B1 불휘발성 반도체 기억장치 有权
标题翻译：非易失性半导体存储器件
公开(公告)号：KR100680563B1
公开(公告)日：2007-02-08
申请号：KR1020050003739
申请日：2005-01-14
申请人： 샤프 가부시키가이샤
发明人： 카와조에히데치카 , 타마이유키오 , 시마오카아츠시 , 하기와라나오토 , 마수다히데토시 , 스즈키토시마사
IPC分类号： H01L27/115
CPC分类号： H01L27/2436 , G11C13/0007 , G11C13/003 , G11C2213/31 , G11C2213/78 , G11C2213/79 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1625 , H01L45/1641
摘要： 불휘발성 기억소자(10)는 하부전극(7)과 가변저항체(8)와 상부전극(9)을 순서대로 적층해서 구성되며, 가변저항체(8)가 결정과 비결정이 혼재된 상태로 막형성되어 불휘발성 기억소자(10)가 형성되어 있다. 더욱 바람직하게는, 가변저항체(8)가 350℃∼500℃의 범위내의 막형성 온도에서 막형성된 일반식 Pr
1-x Ca
x MnO
3 로 나타내어지는 프라세오디뮴·칼슘·망간 산화물이다. 또는, 가변저항체(8)가 비결정상태 또는 결정과 비결정이 혼재된 상태로 되는 막형성 온도에서 막형성된 후에, 막형성 온도보다 고온에서, 또한, 가변저항체(8)가 결정과 비결정이 혼재된 상태를 유지가능한 온도범위에서 어닐링처리되어서 형성된다.
摘要翻译：非易失性存储元件10通过依次层叠下部电极7，可变电阻8和上部电极9而构成，可变电阻8形成为晶体和非晶体混合的状态非易失性存储元件10被形成。更优选地，所述可变电阻（8）表示从成膜温度在350℃〜500℃的范围内形成式镨膜

6. 发明授权

KR100687016B1 비휘발성 반도체 기억장치 및 그 프로그래밍 방법과 소거방법 有权
标题翻译：非易失性半导体存储器件及其编程方法及其擦除方法
公开(公告)号：KR100687016B1
公开(公告)日：2007-02-27
申请号：KR1020040046807
申请日：2004-06-17
申请人： 샤프 가부시키가이샤
发明人： 타마이유키오 , 이노우에코지 , 모리타테루아키
IPC分类号： G11C11/15
CPC分类号： G11C13/0007 , G11C13/0069 , G11C16/3427 , G11C2013/009 , G11C2213/31 , G11C2213/77
摘要： 메모리어레이(1)를 구성하는 각 가변저항소자(22)는, 동일 행의 그 일단을 공통의 워드선(20)에 접속하고, 동일 열의 그 타단을 공통의 비트선(22)에 접속한다. 선택 워드선에는 제 1워드선 전압을 선택하여 인가하고, 비선택 워드선에는 제 2워드선 전압을 선택하여 인가하고, 선택 비트선에는 제 1비트선 전압을 선택하여 인가하며, 비선택 비트선에는 제 2비트선 전압을 선택하여 인가한다. 제 1워드선 전압과 제 1비트선 전압의 전압차는, 가변저항소자의 저항값을 변화시키는 제 1전압차 이상의 값으로 설정되고, 제 1워드선 전압과 제 2비트선 전압의 전압차, 제 2 워드선 전압과 제 1비트선 전압의 전압차 및 제 2워드선 전압과 제 2비트선 전압의 전압차는, 가변저항소자의 저항값을 변화시키지 않는 제 2전압차 이하의 값으로 설정된다.
비휘발성 반도체 기억장치, 비휘발성 반도체 기억장치의 프로그래밍 방법, 비휘발성 반도체 기억장치의 소거 방법

7. 发明公开

KR1020060106911A 반도체 기억장치 有权
标题翻译：半导体存储设备
公开(公告)号：KR1020060106911A
公开(公告)日：2006-10-12
申请号：KR1020060080715
申请日：2006-08-24
申请人： 샤프 가부시키가이샤
发明人： 이노우에코지 , 모리카와요시나오 , 시마오카아쯔시 , 타마이유키오
IPC分类号： G11C11/15
CPC分类号： G11C7/062 , G11C7/06 , G11C7/12 , G11C7/14 , G11C8/08 , G11C13/004 , G11C11/16 , G11C13/0004 , G11C13/0007 , G11C13/0016 , G11C13/0023 , G11C13/0038
摘要： A semiconductor memory device comprises a column readout voltage supply circuit which supplies a predetermined first voltage when readout is selected and supplies a predetermined second voltage which is different from the fist voltage when the readout is not selected, to each column selection line, a row readout voltage supply circuit which supplies the second voltage to each row selection line at the time of readout, a sense circuit which detects a current flowing in the selected row selection line separately from a current flowing in the non-selected row selection lines to detect an electric resistance state of the selected memory cell at the time of readout, and a column voltage displacement prevention circuit which prevents displacement of a supplied voltage level for each of the non-selected column selection lines at the time of readout.
摘要翻译：以及列读出电压供给电路，用于在读取选择时将预定的第一电压提供给每个列选择线，并且在读出未选择时提供与第一电压不同的第二电压，行读取电压供给电路用于在读取时提供第二电压，在读取时，通过与流过未选择的行选择线的电流分开来检测流过选择的行选择线的电流，以及一个热电压位移抑制电路，用于分别抑制在读取时相对于每个未被选择的列选择线的供应电压电平的位移。

8. 发明公开

KR1020060053918A 비휘발성 반도체 기억장치 및 판독방법 有权
标题翻译：非易失性半导体存储器件和读取方法
公开(公告)号：KR1020060053918A
公开(公告)日：2006-05-22
申请号：KR1020050065632
申请日：2005-07-20
申请人： 샤프 가부시키가이샤
发明人： 카와조에히데치카 , 타마이유키오 , 시마오카아쯔시 , 모리모토히데노리 , 아와야노부요시
IPC分类号： G11C11/15 , G11C13/02 , G11C16/26 , G11C7/06
CPC分类号： G11C13/0007 , G11C13/004 , G11C2213/31 , G11C2213/77 , G11C2213/79 , G11C13/0023
摘要： A nonvolatile semiconductor memory device according to the present invention comprises a memory cell selecting circuit for selecting the memory cell from the memory cell array in units of row, column or memory cell; a read voltage application circuit for applying a read voltage to the variable resistor element of the selected memory cells selected by the memory cell selecting circuit; and a read circuit for detecting the amount of the read current flowing in accordance with the resistance value of the variable resistor element with respect to the memory cell to be read of the selected memory cells and reading the information stored in the memory cell to be read; and the read voltage application circuit applies a dummy read voltage having reversed polarity from the read voltage to the variable resistor element of the selected memory cell.

9. 发明授权

KR100745516B1 비휘발성 반도체 기억장치 및 판독방법 有权
标题翻译：非易失性半导体存储器件和读取方法
公开(公告)号：KR100745516B1
公开(公告)日：2007-08-02
申请号：KR1020050065632
申请日：2005-07-20
申请人： 샤프 가부시키가이샤
发明人： 카와조에히데치카 , 타마이유키오 , 시마오카아쯔시 , 모리모토히데노리 , 아와야노부요시
IPC分类号： G11C11/15 , G11C13/02 , G11C16/26 , G11C7/06
CPC分类号： G11C13/0007 , G11C13/004 , G11C2213/31 , G11C2213/77 , G11C2213/79
摘要： 본 발명의 비휘발성 반도체장치는, 메모리셀 어레이(15) 중에서 메모리셀을 행단위, 열단위, 또는, 메모리셀 단위로 선택하는 메모리셀 선택회로(17)와, 메모리셀 선택회로(17)에 의해 선택된 선택 메모리셀의 가변저항소자에 판독전압을 인가하는 판독전압 인가회로(22a)와, 선택 메모리셀 내의 판독대상 메모리셀에 대하여 상기 가변저항소자의 저항치에 따라 흐르는 판독전류의 대소를 검지하여, 판독대상 메모리셀에 기억되어 있는 정보를 판독하는 판독회로(23)를 구비하고, 판독전압 인가회로(22a)는, 판독전압과는 역극성인 더미 판독전압을 선택 메모리셀의 가변저항소자에 인가한다.

10. 发明授权

KR100743016B1 반도체 기억장치 有权
公开(公告)号：KR100743016B1
公开(公告)日：2007-07-26
申请号：KR1020060080715
申请日：2006-08-24
申请人： 샤프 가부시키가이샤
发明人： 이노우에코지 , 모리카와요시나오 , 시마오카아쯔시 , 타마이유키오
IPC分类号： G11C11/15
CPC分类号： G11C7/062 , G11C7/06 , G11C7/12 , G11C7/14 , G11C8/08
摘要： 열 선택선 각각에, 판독 선택시에 소정의 제 1 전압을 공급하고, 판독 비선택시에 상기 제 1 전압과 다른 제 2 전압을 공급하는 열 판독 전압공급회로를 구비하고, 행 선택선 각각에, 판독시에 제 2 전압을 공급하는 행 판독 전압공급회로를 구비하고, 판독시에 있어서, 선택된 행 선택선을 흐르는 전류를, 비선택의 행 선택선을 흐르는 전류와 분리해서 검지하여, 선택된 메모리셀의 전기저항상태를 검지하는 감지회로를 구비하고, 판독시에 있어서, 비선택의 열 선택선 각각에 대하여, 공급한 전압 레벨의 변위를 각각 별도로 억제하는 열 전압변위 억제회로를 구비한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式