会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 5. 发明公开
    • 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치
    • 包含电压接口电路的半导体集成电路设备
    • KR1020020084446A
    • 2002-11-09
    • KR1020010023713
    • 2001-05-02
    • 삼성전자주식회사
    • 정유신
    • G11C5/14
    • H03K19/00315H03K19/018521
    • PURPOSE: A semiconductor integrated circuit device comprising a voltage interface circuit is provided, which can drive an input pad sufficiently to a power supply voltage in a pull-up mode. CONSTITUTION: A voltage interface circuit(100) is connected between an input pad(200) and an internal logic(300). The voltage interface circuit includes two PMOS transistors(MP10,MP12) operating as a voltage conversion NMOS transistor(MN10) and a pull-up transistor. The NMOS transistor has a current path connected between the input pad and the internal logic and a gate electrode connected to a power supply voltage(VDD). The NMOS transistor converts a high voltage applied to the input pad into a voltage lower than the power supply voltage. The PMOS transistor has the first current electrode connected to the input pad and the second current electrode connected to the power supply voltage. The PMOS transistor has a current path formed between the power supply voltage and a ND1 node. The PMOS transistors are controlled by control signals(PU1,PU2) being output from a signal generator(160).
    • 目的:提供一种包括电压接口电路的半导体集成电路器件,其可以以上拉模式充分地驱动输入焊盘至电源电压。 构成:电压接口电路(100)连接在输入焊盘(200)和内部逻辑(300)之间。 电压接口电路包括作为电压转换NMOS晶体管(MN10)和上拉晶体管工作的两个PMOS晶体管(MP10,MP12)。 NMOS晶体管具有连接在输入焊盘和内部逻辑之间的电流路径以及连接到电源电压(VDD)的栅电极。 NMOS晶体管将施加到输入焊盘的高电压转换成低于电源电压的电压。 PMOS晶体管具有连接到输入焊盘的第一电流电极和连接到电源电压的第二电流电极。 PMOS晶体管具有形成在电源电压和ND1节点之间的电流路径。 PMOS晶体管由从信号发生器(160)输出的控制信号(PU1,PU2)控制。
    • 6. 发明公开
    • 동물의 음성 분석정보를 제공하는 장치, 방법 및 기록매체
    • 提供动物语音分析信息的设备,方法和记录介质
    • KR1020170087225A
    • 2017-07-28
    • KR1020160006934
    • 2016-01-20
    • 삼성전자주식회사
    • 박상하노현종양재철정유신현주호
    • G10L17/26G10L15/06
    • 본발명은동물의음성분석정보를제공하는전자장치, 방법및 상기정보를제공하는프로그램을기록한컴퓨터로읽을수 있는기록매체에관한것에관한것으로서, 상기전자장치는동물의음성자료를수신하는수신부, 동물의음성에관한정보를저장하는저장부, 동물의음성에관한정보를출력하는출력부및 상기수신부에수신된동물의음성자료에기초하여상기동물음성의이력정보를상기저장부에저장하고, 상기이력정보에기초하여각 상기동물음성의특성에관한분석정보를상기출력부에출력하는처리부를포함한것을특징으로한다. 본발명에서는동물의음성분석을통해 '감정'과같은주관적, 추상적, 관념적개념을그 분석결과로제공한기존의관점에서벗어나, 동물의음성으로부터그 동물이어떤상황에있는지를판단하는것은사용자에게맡기고, 본발명은그 판단의기초자료를제공하는것을목적으로함으로써, 결과적으로사용자는그 동물의상태를보다정확하게판단할수 있게된다.
    • 本发明接收单元,用于接收所述电子设备是动物的音频数据涉及由计算机可读的记录介质存储程序,以提供一种电子设备,方法和通过动物的语音分析信息中提供的信息 基于由接收单元接收的动物的语音数据将动物语音历史信息存储在存储单元上, 并且基于历史信息将关于每个动物语音的特征的分析信息输出到输出单元。 在本发明中,从动物的声音判断动物处于脱离现有观点的状态,该现有观点提供了主观,抽象和概念性概念,诸如“感觉” 本发明旨在提供判断的基本数据,结果,用户可以更准确地判断动物的状态。
    • 8. 发明公开
    • 인버터 회로
    • KR1019990066008A
    • 1999-08-16
    • KR1019980001589
    • 1998-01-20
    • 삼성전자주식회사
    • 정유신
    • H01L29/78
    • 본 발명에 따른 인버터 회로는 전원 전압을 받아들이기 위한 전원 단자와; 접지 전압을 받아들이기 위한 접지 단자와; 입력 신호를 받아들이기 위한 입력 단자와; 상기 입력 신호의 반전 신호를 출력하기 위한 출력 단자와; 상기 입력 신호에 제어되고, 상기 전원 단자와 상기 출력 단자 사이에 연결되는 제 1 트랜지스터와; 상기 전원 단자와 상기 제 1 트랜지스터의 전류 통로의 일단 사이에 연결된 제 1 저항 소자와; 상기 입력 신호에 제어되고, 상기 출력 단자와 상기 접지 단자 사이에 연결되는 제 2 트랜지스터와; 상기 제 2 트랜지스터의 전류 통로의 일단과 상기 접지 단자 사이에 연결되는 제 2 저항 소자 및; 상기 전원 단자에 연결되는 게이트, 상기 제 2 저항과 상기 접지 단자 사이에 형성되는 전류 통로를 가지는 제 3 트랜지스터를 포함한다.
    • 10. 发明授权
    • 반도체 장치의 버퍼회로
    • KR100487500B1
    • 2005-09-02
    • KR1019970048285
    • 1997-09-23
    • 삼성전자주식회사
    • 정유신
    • H03K19/08
    • 본 발명은 슬루레이트(slew rate) 조절 기능을 구비한 버퍼회로에 관한 것으로, 서로 상보적인 트랜지스터 PM25, NM25로 구성되는 출력구동부(220)와; 슬루레이트(slew rate)를 조절하는 슬루레이트 조절부(210)로 구성되고, 상기 슬루레이트 조절부(210)는: 입력신호를 반전하여 출력하는 제 1 및 제 2 인버터(211, 212)와; 상기 제 1 인버터(211)의 출력단 전압레벨이 하이레벨에서 로우레벨로 변화될 때, 상기 트랜지스터 PM25를 턴온시키는 제 1 슬루레이트 조절부(213)와; 상기 제 2 인버터(212)의 출력단 전압레벨이 로우레벨에서 하이레벨로 변화될 때, 상기 트랜지스터 NM25를 턴온시키는 제 2 슬루레이트 조절부(214)를 포함하여, 상기 입력신호가 하이레벨에서 로우레벨로 변화될 때, 상기 트랜지스터 PM25가 턴오프된 후 상기 트랜지스터 NM25가 턴온되고; 상기 입력신호가 로우레벨에서 하이레벨로 변화될 때, 상기 트랜지스터 PM25가 턴오프된 후 상기 트랜지스터 NM25가 턴온되므로 슬루레이트의 조절이 된다. 따라서 상기 트랜지스터 PM25, NM25가 동시에 턴온되는 구간이 없어 스위칭시 전류량이 현저하게 감소되 슬루레이트의 조절효과가 크다. 특히 트랜스미션 게이트로 구성된 트랜지스터 NM23, PM23의 사이즈만을 조절하여 슬루레이트의 조절이 가능하다. 그러므로 트랜지스터의 사이징이 용이하고 게이트 어레이 구조를 갖는 I/O 셀의 경우 레이아웃 면적의 감소효과를 얻을 수 있다.