专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100462012B1 박막트랜지스터형액정표시소자 失效
公开(公告)号：KR100462012B1
公开(公告)日：2005-04-13
申请号：KR1019960068150
申请日：1996-12-19
申请人： 삼성전자주식회사
发明人： 정병후 , 김일곤
IPC分类号： G02F1/136 , G02F1/1343
摘要： 본 발명은 액정 표시 소자에 관한 것으로서, 더욱 상세하게는, 두 기판 사이에 액정이 주입되어 있으며 박막 트랜지스터를 이용하여 구동하는 박막 트랜지스터형 액정 표시 장치에 관한 것이다. 게이트선, 데이터선 및 화소 전극이 형성되어 있는 하부 기판, 블랙 매트릭스가 형성되어 있는 상부 기판 및 두 기판 사이에 주입되어 있는 액정 분자로 이루어는 박막 트랜지스터 액정 표시 소자로서, 전계 인가시 액정 분자가 디스클리네이션되는 부분이 게이트선 또는 데이터선에 대응하는 부분에 위치한다. 따라서 하판의 데이터선과 액정 분자가 디스클리네이션되는 부분을 중첩되도록 형성함으로써 상판에 형성되는 블랙 매트릭스의 폭을 줄일 수 있으므로 소자의 개구율이 향상되는 효과가 있다.

2. 发明公开

KR1020000028541A 박막트랜지스터 제조방법과 이에 의해 제조된 기판 및 박막트랜지스터 有权
标题翻译：薄膜晶体管制造方法，基板和薄膜晶体管
公开(公告)号：KR1020000028541A
公开(公告)日：2000-05-25
申请号：KR1019990000734
申请日：1999-01-13
申请人： 삼성전자주식회사
发明人： 문규선 , 정병후
IPC分类号： H01L29/786
CPC分类号： H01L29/66757
摘要： PURPOSE: A thin film transistor manufacturing method is to allow the active patterns not to be formed on the uneven crystallization areas of the polysilicon layers, thereby allowing the active patterns to perform normally their own functions and resulting in holding normally the operation of the thin film transistors adopting the active patterns. CONSTITUTION: A method comprises the steps of: calculating the scan pitches of the laser beam to be arranged alternatively the uneven crystallization areas of the crystallized polysilicon layers and the even crystallization areas in the regular intervals; scanning the laser beam depending to the scan pitches to crystallize the amorphous silicon layers into the polysilicon layers; calculating the interval pitches of the active patterns from the scan pitches of the laser beam; and forming the active patterns in the prescribed parts of the polysilicon layers depending to the interval pitches.
摘要翻译：目的：薄膜晶体管的制造方法是允许在多晶硅层的不均匀结晶区域上不形成有源图案，从而允许有源图案正常地执行其自身的功能，并导致保持薄膜的操作采用有源图案的晶体管。方案：一种方法包括以下步骤：计算激光束的扫描间距，以交替排列结晶多晶硅层的不均匀结晶区域和均匀结晶区域; 根据扫描间距扫描激光束以将非晶硅层结晶成多晶硅层; 从激光束的扫描间距计算有效图案的间隔间距; 以及根据间隔间距在多晶硅层的规定部分中形成有源图案。

3. 发明授权

KR100247271B1 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 有权
公开(公告)号：KR100247271B1
公开(公告)日：2000-03-15
申请号：KR1019980002312
申请日：1998-01-26
申请人： 삼성전자주식회사
发明人： 정병후 , 황장원
IPC分类号： G02F1/133
摘要： 투명한 절연 기판 위에 규소층이 형성되어 있고 그 위에 게이트 절연막이 형성되어 있다. 여기에서 규소층은 도핑되지 않은 채널 영역과 그 양쪽에 형성되어 있는 도핑된 소스 및 드레인 영역으로 이루어져 있다. 게이트 절연막 위에는 게이트 전극 및 유지 축전기가 형성되어 있는데, 게이트 전극은 채널 영역 상부에 위치하며 유지 축전기는 게이트 전극 금속으로 이루어진 유지 전극, 유지 전극 위의 절연층, 절연층 위의 유지 축전기용 전극 패턴으로 이루어져 있다.

4. 发明授权

KR100206568B1 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 失效
标题翻译：具有门禁线路缺陷识别感测方法的LCD设备
公开(公告)号：KR100206568B1
公开(公告)日：1999-07-01
申请号：KR1019960038691
申请日：1996-09-06
申请人： 삼성전자주식회사
发明人： 정병후
IPC分类号： G02F1/133 , G02F1/13 , G02F1/1343
摘要： 이 발명은 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치에 관한 것으로서,
게이트 라인의 수와 동일한 스위치 쌍으로 구성되고, 각 스위치 쌍은 서로 병렬로 결합된 두 개의 스위치 소자로 구성되며, 상기 각 스위치 쌍 내의 스위치 소자들은 상기 각 게이트 라인과 유지 전극 라인의 전압에 의해 온/오프가 제어되도록 연결되며, 상기 각 스위치 쌍의 양단에는 테스트 전압이 공통으로 인가되도록 연결되는 결함 감지 회로를 포함하며,
상기 결함 감지 회로를 통해 어셈블리 공정이 수행되기 전에 게이트 라인과 유지 전극 라인간의 단락 검사를 가능하게 함으로써 액정 표시 장치 제작 공정의 수율을 향상시킬 수 있다.

5. 发明授权

KR100161459B1 박막트랜지스터 액정표시장치의 제조방법 失效
标题翻译：薄膜晶体管液晶显示装置的制造方法
公开(公告)号：KR100161459B1
公开(公告)日：1999-01-15
申请号：KR1019950042620
申请日：1995-11-21
申请人： 삼성전자주식회사
发明人： 김일곤 , 윤찬주 , 배병성 , 정병후
IPC分类号： G02F1/136
摘要： 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법에 관해 개시한다. 본 발명은 기판상에 비정질 도전층패턴을 형성하는 단계와 상기 비정질도전층패턴위에 게이트 절연막 및 제1도전층패턴을 형성하는 단계와 상기 제1도전층패턴을 이온주입마스크로하여 상기 비정질 도전층 패턴에 불순물을 주입하는 단계와 상기 기판의 후면에서 레이저를 조사하는 단계를 구비하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법을 제공한다.
본 발명에 의하면, 박막트랜지스터 활성층의 결정화와 소오스/드레인 영역에 주입된 이온의 활성화를 위한 레이저 조사 공정이 기판 후면에서 행해지고 그 횟수가 감소함으로써 공정이 단순화되고 소오스/드레인 영역 및 게이트 절연막이 손상이 방지되어 전기적 신뢰성과 특성이 증대된 박막트랜지스터 액정표시장치를 제조할 수 있게 된다.

6. 发明公开

KR1019980011665A 평판 디스플레이 패널 无效
公开(公告)号：KR1019980011665A
公开(公告)日：1998-04-30
申请号：KR1019960029369
申请日：1996-07-19
申请人： 삼성전자주식회사
发明人： 정병후
IPC分类号： H01J31/12

7. 发明授权

KR100510438B1 비정질 실리콘의 결정화방법 失效
标题翻译：非晶硅的结晶方法
公开(公告)号：KR100510438B1
公开(公告)日：2005-10-21
申请号：KR1019970048554
申请日：1997-09-24
申请人： 삼성전자주식회사
发明人： 박철호 , 정병후
IPC分类号： G02F1/136
摘要： 본 발명은 비정질 실리콘을 폴리실리콘으로 결정화하는 방법에 관한 것이다. 본 발명에 의한 비정질 실리콘의 결정화방법의 일례는 유리기판상에 상기 유리기판으로부터 불순물이 확산되는 것을 차단하기 위한 버퍼층(buffer layer)을 형성하는 단계, 상기 버퍼층상에 비정질 실리콘층을 형성하는 단계, 금속성분에 의하여 상기 비정질 실리콘층이 오염되는 것을 방지하기 위하여 상기 비정질 실리콘층의 상부에 중간층(interlayer)을 형성하는 단계, 상기 중간층(interlayer)의 상부에 금속 패턴을 형성하는 단계, 및 상기 금속패턴에 전류를 흐르게 함으로써, 상기 금속 패턴 주위의 상기 비정질 실리콘층을 결정화하는 단계를 포함하는 것을 특징으로 한다.

8. 发明授权

KR100315924B1 액정표시장치용박막트랜지스터기판 失效
公开(公告)号：KR100315924B1
公开(公告)日：2002-12-26
申请号：KR1019980053039
申请日：1998-12-04
申请人： 삼성전자주식회사
发明人： 정병후
IPC分类号： G02F1/136
摘要： PURPOSE: A thin film transistor substrate for a liquid crystal display is provided to prevent light leakage generated at the edge of a pixel without deteriorating aperture rate. CONSTITUTION: A thin film transistor substrate for a liquid crystal display includes a transparent substrate, a plurality of gate lines(110,120) formed on the transparent substrate, a plurality of sustain electrode lines(210,220) that are formed on the transparent substrate and have the first and second sustain electrode lines adjacent to each other, and a plurality of data lines(310,320) formed on the transparent substrate, intersecting the gate lines and sustain electrode lines, being insulated from the gate lines and sustain electrodes lines. The thin film transistor substrate further includes a pixel electrode(510) formed at a pixel region corresponding to each of the intersections of the gate lines and data lines, and a thin film transistor formed in proximity to each of the intersections of the gate lines and data lines. The thin film transistor has the first terminal(111) connected to each gate line, the second terminal(311) connected to each data line and the third terminal(312) connected to the pixel electrode. The pixel electrode is extended to cover the space between the gate line and sustain electrode line.

9. 发明授权

KR100330165B1 박막 트랜지스터 액정 표시 장치의 제조 방법 失效
公开(公告)号：KR100330165B1
公开(公告)日：2002-10-25
申请号：KR1019980048365
申请日：1998-11-12
申请人： 삼성전자주식회사
发明人： 윤찬주 , 정병후 , 황장원
IPC分类号： G02F1/136
摘要： 투명한 절연 기판 위에 화소부의 N 형 TFT 영역 및 구동 회로부의 N 형 및 P 형 TFT 영역에 다결정 규소 패턴을 각각 형성하고, 그 위에 절연막을 증착한 다음, 식각 선택비가 큰 제1 및 제2 금속막을 연속해서 증착한다. 다음, 제2 및 제1금속막을 식각하여 N 형 TFT 영역에는 하부막이 상부막에 비해 더 큰 폭으로 식각되어 있는 언더 컷 구조를 가지는 이중막 금속 패턴을 각각의 다결정 규소 패턴 상부의 절연막 위에 형성하고, P 형 TFT 영역에는 다결정 규소 패턴을 완전히덮는 형태로 제1 및 제2 금속막을 남긴다. 이때, 이중막 금속 패턴의 상부막은 소스 및 드레인 영역을 형성하기 위한이온 주입 마스크로 사용되며, P 형 TFT 상부에 남겨진 제1 및 제2 금속막은 소스 및 드레인 영역을 위한 n 형 이온 주입시에 P 형 TFT의 다결정 규소 패턴에 n 형 이온이 주입되는 것을 막는 역할을 한다.

10. 发明授权

KR100319206B1 박막트랜지스터 제조방법과 이에 의해 제조된 기판 및 박막트랜지스터 有权
标题翻译：制造薄膜晶体管的方法和制造该薄膜晶体管的基片薄膜晶体管
公开(公告)号：KR100319206B1
公开(公告)日：2002-01-10
申请号：KR1019990000734
申请日：1999-01-13
申请人： 삼성전자주식회사
发明人： 문규선 , 정병후
IPC分类号： H01L29/786
CPC分类号： H01L29/66757
摘要： 본발명은박막트랜지스터제조방법과이에의해제조된기판및 박막트랜지스터에관한것으로, 본발명에서는레이저빔을일정스캔피치로스캔하여아모르포스실리콘층을폴리실리콘층으로결정화한후, 폴리실리콘층의일부에일정이격피치로이격된액티브패턴들을형성시킬때, 액티브패턴들의이격피치가레이저빔의스캔피치를근거로하여조절되도록한다. 이를위하여, 본발명에서는액티브패턴들의이격피치가레이저빔의스캔피치와예컨대,(여기서, Z′는액티브패턴들의이격피치, Z는레이저빔의스캔피치, n은정수)의관계식을이루도록한다. 이경우, 액티브패턴들의이격피치는레이저빔의스캔피치와정수배를이루게된다. 이러한본 발명이실시되면, 각액티브패턴들은결정화가안정적으로이루어진폴리실리콘영역에만형성되게되며, 결국, 본발명을채용한박막트랜지스터는우수한기능을정상적으로유지할수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式