专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102004849B1 동적 메모리 재할당 관리 방법과 상기 방법을 수행할 수 있는 장치 有权
公开(公告)号：KR102004849B1
公开(公告)日：2019-07-29
申请号：KR1020130092239
申请日：2013-08-02
申请人： 삼성전자주식회사
发明人： 유준희 , 이성현 , 강동수
IPC分类号： G06F12/02

2. 发明公开

KR1020140067879A 메모리 시스템 및 이를 이용한 어드레스 맵핑 방법 有权
标题翻译：存储器系统和使用该映射映射地址的方法
公开(公告)号：KR1020140067879A
公开(公告)日：2014-06-05
申请号：KR1020130027867
申请日：2013-03-15
申请人： 삼성전자주식회사
发明人： 김수아 , 강동수 , 박철우 , 유준희 , 유학수 , 윤재윤 , 이성현 , 정경헌 , 최효진 , 손영수
IPC分类号： G06F12/06
摘要： A memory system includes a memory module and a memory controller. The memory module replaces a bad page in which a failure has occurred with a normal page, and generates density information based on the number of bad pages. The memory controller continuously maps physical addresses onto the DRAM addresses of the memory module based on the density information received from the memory module.
摘要翻译：存储器系统包括存储器模块和存储器控制器。内存模块用正常页面代替发生故障的坏页面，并根据坏页数生成密度信息。存储器控制器基于从存储器模块接收的密度信息，将物理地址连续地映射到存储器模块的DRAM地址。

3. 发明公开

KR1020130049964A 데이터 캐시 컨트롤러, 이를 포함하는 장치들, 및 이의 동작 방법 有权
标题翻译：数据缓存控制器，具有该缓冲控制器的设备及其操作方法
公开(公告)号：KR1020130049964A
公开(公告)日：2013-05-15
申请号：KR1020110115052
申请日：2011-11-07
申请人： 삼성전자주식회사
发明人： 이성현 , 유준희
IPC分类号： G06F13/20 , G06F11/10 , G06F15/78
CPC分类号： G06F12/0855 , G06F11/1064 , G06F13/20 , G06F15/78 , G06F2212/403
摘要： PURPOSE: A data cache controller, devices including the same, and an operating method thereof are provided to reduce cache latency by transmitting data corrected according to the control of a CPU core to the CPU core. CONSTITUTION: An ECC(Error Correction Code) logic unit(63) detects an error included in data, outputs an error signal to a CPU core(20), performs error correction for the data, and outputs corrected data. A selector(65) transmits the data to the CPU core through a first data channel according to a selection signal of the CPU core based on the error signal and transmits the corrected data to the CPU core through a second data channel. The CPU core includes a control unit outputting the selection signal according to a flag and a reorder buffer storing the flag.
摘要翻译：目的：提供数据高速缓存控制器，包括其的设备及其操作方法，以通过将根据CPU核心的控制校正的数据发送到CPU内核来减少高速缓存等待时间。构成：ECC（纠错码）逻辑单元（63）检测数据中包含的错误，向CPU核心（20）输出错误信号，对数据执行纠错，并输出校正数据。选择器（65）根据误差信号根据CPU核心的选择信号通过第一数据信道将数据发送到CPU核心，并通过第二数据信道将校正的数据发送到CPU核心。 CPU核心包括根据标志输出选择信号的控制单元和存储该标志的重新排序缓冲器。

4. 发明授权

KR102206313B1 시스템 인터커넥트 및 시스템 인터커넥트의 동작 방법 有权
公开(公告)号：KR102206313B1
公开(公告)日：2021-01-22
申请号：KR1020140014260
申请日：2014-02-07
申请人： 삼성전자주식회사
发明人： 유준희 , 윤재근 , 정법철 , 강동수
IPC分类号： G06F13/14 , G06F7/00 , G06F1/04
摘要： 본발명은시스템인터커넥트에관한것이다. 본발명의시스템인터커넥트는, 제1 클럭에기반하여제어신호들을전송하도록구성되는제1 채널, 그리고제2 클럭에기반하여데이터신호들을전송하도록구성되는제2 채널로구성된다. 제1 채널및 제2 채널은미리정해진범위의비순서성을허용한다. 비순서성은, 제어신호들의순서및 제어신호들에각각대응하는데이터신호들의순서가서로다른것이다.

5. 发明授权

KR102021795B1 적응적 서비스 제어기, 시스템 온 칩 및 시스템 온 칩의 제어 방법 有权
公开(公告)号：KR102021795B1
公开(公告)日：2019-09-17
申请号：KR1020130019646
申请日：2013-02-25
申请人： 삼성전자주식회사
发明人： 정법철 , 유준희 , 이성현
IPC分类号： G06F15/78 , G06F15/82 , G06F13/16

6. 发明授权

KR101703173B1 데이터 캐시 컨트롤러, 이를 포함하는 장치들, 및 이의 동작 방법 有权
标题翻译：具有相同的数据高速缓存控制器设备及其操作方法
公开(公告)号：KR101703173B1
公开(公告)日：2017-02-07
申请号：KR1020110115052
申请日：2011-11-07
申请人： 삼성전자주식회사
发明人： 이성현 , 유준희
IPC分类号： G06F13/20 , G06F11/10 , G06F15/78
CPC分类号： G06F12/0855 , G06F11/1064
摘要： 데이터캐시컨트롤러의동작방법이개시된다. 상기동작방법은데이터캐시로부터출력된제1데이터를제1레이턴시로 CPU 코어로전송하는단계, 및제2데이터를상기제1레이턴시보다큰 제2레이턴시로상기 CPU 코어로전송하는단계를포함하며, 상기제1레이턴시는명령캐시로부터패치된제1명령의실행에따른상기데이터캐시로의리드요구와상기제1데이터의전송사이의지연을의미하고, 상기제2레이턴시는상기명령캐시로부터패치된제2명령의실행에따른상기데이터캐시로의리드요구와상기제2데이터의전송사이의지연을의미한다.
摘要翻译：提供了一种操作数据高速缓存控制器的方法。该方法包括以第一等待时间将从数据高速缓存输出的第一数据发送到中央处理单元（CPU）核心，并以大于第一等待时间的第二等待时间向CPU核发送第二数据。第一等待时间是根据从指令高速缓存取出的第一指令的执行，对数据高速缓存的读取请求和第一数据的传输之间的延迟，并且第二等待时间是对数据高速缓存和传输的读请求之间的延迟根据从指令高速缓存取出的第二指令的执行来执行第二数据。

7. 发明授权

KR102136396B1 디램의 배드 페이지 관리 기능을 갖는 디램 콘트롤러 및 그에 따른 배드 페이지 관리방법 有权
公开(公告)号：KR102136396B1
公开(公告)日：2020-07-22
申请号：KR1020130104373
申请日：2013-08-30
申请人： 삼성전자주식회사
发明人： 유준희 , 이성현 , 강동수 , 김수아 , 유학수 , 윤재윤 , 최효진
IPC分类号： G11C11/4078 , G11C29/18 , G11C11/4063

8. 发明公开

KR1020160012863A 가상 머신을 실행하는 전자 장치 및 가상 머신을 실행하는 방법 审中-实审
标题翻译：用于执行虚拟机的电子设备及执行虚拟机的方法
公开(公告)号：KR1020160012863A
公开(公告)日：2016-02-03
申请号：KR1020140132463
申请日：2014-10-01
申请人： 삼성전자주식회사
发明人： 손춘호 , 유준희 , 임형진 , 유정현 , 이성민
IPC分类号： G06F15/16 , G06F9/44
摘要： 전자장치에서가상머신을실행하는방법이개시된다. 하나의실시예에서, 가상머신을실행하는방법은, 디스크이미지저장소에저장된제 1 베이스디스크이미지의위치를획득하는동작; 상기획득된위치에근거하여, 상기제 1 베이스디스크이미지를참조(backing)하는루트디스크이미지를생성하는동작; 및상기생성된루트디스크이미지에근거하여상기가상머신을실행하는동작을포함할수 있다.
摘要翻译：公开了一种在电子设备中执行虚拟机的方法。根据本发明的实施例，用于执行虚拟机的方法包括以下操作：获得存储在盘图像存储器中的第一基盘映像的位置; 基于获得的位置生成支持第一基本磁盘映像的根磁盘映像; 并基于所生成的根磁盘映像执行虚拟机。

9. 发明公开

KR1020150063616A 반도체 메모리 장치의 테스트 방법 및 반도체 메모리 시스템 审中-实审
标题翻译：半导体存储器件测试方法和半导体存储器系统
公开(公告)号：KR1020150063616A
公开(公告)日：2015-06-10
申请号：KR1020130147480
申请日：2013-11-29
申请人： 삼성전자주식회사
发明人： 김수아 , 강동수 , 박철우 , 유준희 , 유학수 , 윤재윤 , 이성현 , 정진수 , 최효진
IPC分类号： G11C29/00
CPC分类号： G11C17/16 , G11C17/18 , G11C29/027 , G11C29/42 , G11C29/44 , G11C29/4401 , G11C2029/4402
摘要： 본발명은반도체메모리장치의테스트방법및 그러한테스트를수행하는반도체메모리시스템에관한것이다. 본발명에의한메모리셀 어레이및 안티퓨즈어레이를포함하는반도체메모리장치의테스트방법은상기메모리셀 어레이에포함된페일셀들을검출하는단계, 상기검출된페일셀들에대응되는페일어드레스를판별하는단계, 상기판별된페일어드레스를상기메모리셀 어레이에포함된페일어드레스메모리영역에저장하는단계및 상기페일어드레스메모리영역에저장된페일어드레스를리드하여상기안티퓨즈어레이에프로그램하는단계를포함한다. 본발명에의한반도체메모리장치테스트방법및 반도체메모리시스템에의하면, 테스트동작이어드레스를저장하기위한추가적인메모리없이수행될수 있으므로반도체메모리장치및 테스트회로가작은면적으로구현될수 있다.
摘要翻译：本发明涉及一种测试半导体存储器件和执行该测试的半导体存储器系统的方法。根据本发明的包括存储单元阵列和反熔丝阵列的半导体存储器件的测试方法包括以下步骤：检测包括在存储单元阵列中的故障单元; 确定对应于检测到的故障小区的故障地址; 将所确定的故障地址存储在所述存储单元阵列中包括的故障地址存储器区域中; 并通过读取存储在故障地址存储器区域中的故障地址来编程反熔丝阵列。通过根据本发明的用于测试半导体存储器件和半导体存储器系统的方法，半导体存储器件和测试电路通过执行测试操作而以小的面积实现，而没有用于存储地址的附加存储器。

10. 发明授权

KR102168588B1 고 대역폭 메모리 및 저 대역폭 메모리에 연결되는 응용 프로세서를 포함하는 반도체 장치 및 그것의 채널 인터리빙 방법 有权
公开(公告)号：KR102168588B1
公开(公告)日：2020-10-22
申请号：KR1020140115316
申请日：2014-09-01
申请人： 삼성전자주식회사
发明人： 이성현 , 유준희 , 강동수 , 박일 , 이기연 , 임의철
IPC分类号： G11C29/00 , H03M13/00

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式