会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明公开
    • 노이즈제거회로
    • KR1019970024591A
    • 1997-05-30
    • KR1019950035086
    • 1995-10-12
    • 삼성전자주식회사
    • 송웅호
    • H03K19/00
    • 1. 청구범위에 기재된 발명이 속하는 기술 분야; 본 발명은 반도체 메모리 장치나 전기회로장치의 노이즈제거회로에 관한 것이다.
      2. 발명이 해결하려고 하는 기술적 과제; 본 발명은 종래기술에 의한 지연된 신호를 기존의 논리적 합성을 벗어나 입력신호의 라이징과 폴링시 일정시간지연을 통하여 입력신호의 상태를 검색하여 상기 입력신호를 합성하여 노이즈를 제거하는 노이즈제거회로를 제거한다.
      3. 발명의 해결방법의 요지; 본 발명은 외부에서 입력되는 소정의 입력신호를 응답하여 노이즈를 제거한 일정한 레벨의 출력신호를 출력하는 노이즈제거회로에 있어서, 상기 입력신호에 응답하여 일정레벨의 신호를 출력하는 입력버퍼와, 상기 입력버퍼의 출력신호에 응답하여 상기 출력신호의 라이징시점에 따라 동시에 라이징된 신호를 출력하고 노이즈를 제거하기 위한 라이징검출회로와, 상기 라이징검출회로와 병렬접속되며 상기 입력버퍼의 출력신호에 응답하여 상기 출력신호의 폴링시점에 따라 동시에 폴링된 신호를 출력하고 노이즈를 제거하기 위한 폴링검출회로와, 상기 라이징검출회로 및 폴링검출회로의 출력단에 병렬로 접속되어 상기 라이징검출회로 및 폴링검출회로의 출력신호를 입력으로 하여 논리조합하여 완전히 노이즈가 제거된 출력신호를 출력하는 신 합성회로를 포함한다.
      4. 발명의 중요한 용도; 반도체 메모리 장치 또는 전기회로장치에 적합하게 사용된다.
    • 2. 发明授权
    • 비동기 펄스 파형의 동기화 회로
    • 异步脉冲波形的同步电路
    • KR1019930000452B1
    • 1993-01-21
    • KR1019900001789
    • 1990-02-14
    • 삼성전자주식회사
    • 송웅호
    • H03L7/00
    • A circuit for synchronizing the other signal to the one signal among two signals having a different synchronization to each other comprises: a detector (1) detecting the generation of trigger; a RS flip-flop (7) to which the output signal of trigger detector is applied; a 4D-type flip-flop (5) of which the inverted signal of standard signal having a higher frequency than that of input signal is inputted; an OR gate (8) for generating the logical sum of the output of D-type flip-flop (5) and the standard signal; a 1D-type flip-flop (2) to which the output of OR gate is inputted as data and the output of trigger detector is connected; a 2D-type flip-flop (3) to which the output of 1D-type flip-flop is inputted as data.
    • 用于将具有不同同步性的两个信号中的一个信号与另一个信号同步的电路包括:检测器(1),用于检测触发的产生; 施加触发检测器的输出信号的RS触发器(7); 输入具有比输入信号频率高的标准信号的反相信号的4D型触发器(5); 用于产生D型触发器(5)的输出和标准信号的逻辑和的或门(8); 输入OR门的输出作为数据并连接触发检测器的输出的1D型触发器(2) 将1D型触发器的输出作为数据输入的2D型触发器(3)。