专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101852989B1 반도체 패키지 장치 有权
公开(公告)号：KR101852989B1
公开(公告)日：2018-04-30
申请号：KR1020110040140
申请日：2011-04-28
申请人： 삼성전자주식회사
发明人： 조경순 , 목승곤 , 이관재 , 정재민
IPC分类号： H01L23/60 , H01L23/48
CPC分类号： G02F1/133 , H01L23/3121 , H01L24/73 , H01L2224/16225 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/01322 , H01L2924/3025 , H01L2924/00012 , H01L2924/00
摘要： 본발명은정전기나기타전기적충격으로부터반도체칩을보호할수 있게하는반도체패키지장치에관한것으로서, 반도체칩; 상기반도체칩을지지하는기판; 상기기판에형성되고, 상기반도체칩과전기적으로연결되는적어도하나의단자; 임계전압이인가되면절연성에서도전성으로변하는감전압성물질(voltage sensitive material)을포함하여이루어지고, 상기반도체칩을둘러싸서보호하는제 1 봉지재; 상기제 1 봉지재에인가된정전기를외부로유도하는정전기유도단자; 및상기제 1 봉지재와상기정전기유도단자사이에설치되고, 상기정전기를상기정전기유도단자로유도하는정전기차단부재;를포함한다.

2. 发明公开

KR1020170094654A 반도체 칩 적층을 위한 장치 审中-实审
标题翻译：堆叠半导体芯片的装置
公开(公告)号：KR1020170094654A
公开(公告)日：2017-08-21
申请号：KR1020160015682
申请日：2016-02-11
申请人： 삼성전자주식회사
发明人： 이근아 , 황지환 , 조차제 , 김동한 , 목승곤
IPC分类号： H01L23/00 , H01L21/677
CPC分类号： H01L24/74 , H01L21/67144 , H01L21/6838 , H01L24/14 , H01L24/16 , H01L24/32 , H01L24/75 , H01L24/81 , H01L24/83 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2224/0401 , H01L2224/0557 , H01L2224/06181 , H01L2224/14181 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/75702 , H01L2224/75901 , H01L2224/7592 , H01L2224/81005 , H01L2224/83005 , H01L2225/06513 , H01L2924/07802 , H01L2924/1434 , H01L2924/15174 , H01L2924/37001 , H01L2924/00012
摘要： 본발명의기술적사상에의한반도체칩 적층을위한장치는, 기판에적층된반도체칩에압력을가하는누름부재를포함하고, 누름부재는반도체칩과맞닿는누름판 및누름판과연결되는누름봉을포함하며, 누름판은반도체칩과대응하는영역을상부에서바라볼때, 반도체칩의상부의면적보다작은면적을가지는중심부및 중심부의각각의모서리에돌출부를포함하는것을특징으로한다.
摘要翻译：装置，通过本发明的技术特征，包括压力构件，所述压力下降到堆叠在基板上的半导体芯片层叠的半导体芯片，所述推压构件包括连接到抵接压板和压板和半导体芯片的推杆，压力板，其特征在于：它包括在中央部分的每个边缘上的凸起，并且具有在半导体芯片的中心和在比所述半导体管芯面积的上部上，面积小于相应区域判断。

3. 发明公开

KR1020090024408A 스크라이브 래인 내의 금속 버를 제거하는 노즐을 갖는웨이퍼 소잉 장치, 웨이퍼 소잉 방법 및 이를 이용하여제작된 반도체 패키지 无效
标题翻译：用于切割具有消除SCRIBE LANE中金属横流的喷嘴的波形的方法，用于对其进行扫描的方法和与其相似的半导体封装
公开(公告)号：KR1020090024408A
公开(公告)日：2009-03-09
申请号：KR1020070089409
申请日：2007-09-04
申请人： 삼성전자주식회사
发明人： 홍지선 , 목승곤 , 김태훈
IPC分类号： H01L21/301 , H01L21/78
CPC分类号： H01L21/02076 , H01L23/544 , H01L24/16 , H01L24/48 , H01L24/73 , H01L2223/5446 , H01L2224/05554 , H01L2224/05571 , H01L2224/05573 , H01L2224/05624 , H01L2224/16 , H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/48463 , H01L2224/73204 , H01L2224/73265 , H01L2924/00014 , H01L2924/01013 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/19043 , Y10T83/242 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： An apparatus for sawing a wafer having a nozzle eliminating a metal burr in a scribe lane, method of sawing the wafer and semiconductor package fabricated thereby the same are provided to remove the metal protrusion and to prevent the short circuit of the wire bonding or the circuit board. The cutting blade(110) cuts the wafer(120) in order to partition the main chip(122) and moves to the predetermined progressive direction along the sawing lane in the scribe-lane(124) including the metal pad. The wafer sawing apparatus(100) comprises one or more protrusion removal nozzle(118) which has the predetermined angle of injection pattern in order to remove the protrusion of the metal pad passing through the cutting blade in the scribe-lane.
摘要翻译：提供一种用于锯切具有在划线中消除金属毛刺的喷嘴的晶片的装置，锯切晶片的方法以及由其制造的半导体封装以去除金属突起并防止引线接合或电路的短路板。切割刀片（110）切割晶片（120）以便分割主芯片（122）并且沿着包括金属垫的划线路（124）中的锯切车道移动到预定的逐行方向。晶片锯切装置（100）包括一个或多个突起去除喷嘴（118），其具有预定的注射模式角度，以便去除穿过切割刀片在划线中的金属垫的突起。

4. 发明授权

KR100541654B1 배선기판 및 이를 이용한 고체 촬상용 반도체 장치 失效
标题翻译：接线基板及其使用的固体摄像装置
公开(公告)号：KR100541654B1
公开(公告)日：2006-01-12
申请号：KR1020030086828
申请日：2003-12-02
申请人： 삼성전자주식회사
发明人： 목승곤 , 노영훈
IPC分类号： H01L27/146 , H01L23/00
CPC分类号： H04N5/2257 , H01L27/14618 , H01L27/14625 , H01L31/0203 , H01L31/02325 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/4911 , H01L2224/73215 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/19041 , H01L2924/19107 , H01L2924/30107 , H01L2924/3025 , H01L2924/00014 , H01L2924/00
摘要： 소형화된 고체 촬상용 반도체 장치가 제공된다. 이 고체 촬상용 반도체 장치는, 반도체 칩이 실장되는 소정의 부분에 개구부가 형성된 몸체부와, 몸체부의 내측면으로부터 내측으로 돌출하여 형성된 리드 또는/및 타이바로 이루어진 배선기판을 포함한다.
고체 촬상, LCC, 리드, 타이바
摘要翻译：可以提供尺寸减小的固态成像装置。固态成像装置可以包括布线基板，其具有在可以安装半导体芯片的区域上具有空腔的主体，可从主体的内侧向内突出到空腔中的引线和/或连接酒吧。

5. 发明公开

KR1020050018381A 고체 촬상용 반도체 장치 및 그 제조방법 失效
标题翻译：固态成像半导体器件及其制造方法，以减少固态成像半导体器件的厚度和安装面积
公开(公告)号：KR1020050018381A
公开(公告)日：2005-02-23
申请号：KR1020030055786
申请日：2003-08-12
申请人： 삼성전자주식회사
发明人： 노영훈 , 권영신 , 목승곤
IPC分类号： H01L27/146 , H01L23/00
CPC分类号： H01L27/14618 , H01L27/14625 , H01L27/14683 , H01L2224/48091 , H04N5/2253 , H04N5/2257 , H01L2924/00014
摘要： PURPOSE: A solid state imaging semiconductor device is provided to reduce the thickness and mounting area of a solid state imaging semiconductor device by forming an opening part in a circuit board and by positioning a solid stage imaging semiconductor chip or an image processing semiconductor chip in the opening part. CONSTITUTION: A solid state image lens(370) is attached to a lens attach part(390). An opening part is formed in a predetermined portion of a circuit board(300) attached to the lower part of the lens attach part. A solid state imaging semiconductor device converts the light from the solid state image lens into an image signal, positioned in the vertical lower part of the solid state image lens. The circuit board and the solid state imaging semiconductor chip(350) are electrically connected by the first electrical connection unit(360).
摘要翻译：目的：提供一种固态成像半导体器件，用于通过在电路板中形成开口部分并且将固体级成像半导体芯片或图像处理半导体芯片定位在固态成像半导体器件中，以减小固态成像半导体器件的厚度和安装面积开头部分。构成：将固态图像透镜（370）附接到透镜附着部（390）。开口部形成在安装在透镜安装部的下部的电路基板（300）的规定部分。固态成像半导体器件将来自固态图像透镜的光转换成位于固态图像透镜的垂直下部的图像信号。电路板和固态成像半导体芯片（350）通过第一电连接单元（360）电连接。

6. 发明公开

KR1020040091943A 와이어 본딩 능력을 향상하는 리드프레임 无效
标题翻译：提高粘结性能的框架
公开(公告)号：KR1020040091943A
公开(公告)日：2004-11-03
申请号：KR1020030025718
申请日：2003-04-23
申请人： 삼성전자주식회사
发明人： 이장우 , 목승곤
IPC分类号： H01L23/48
CPC分类号： H01L24/32 , H01L2224/05554 , H01L2224/45144 , H01L2224/48091 , H01L2224/48247 , H01L2224/48465 , H01L2224/73265 , H01L2224/83385 , H01L2924/15747 , H01L2924/00014 , H01L2924/00
摘要： PURPOSE: A lead frame for improving bonderability is provided to prevent the contamination of a chip surface due to an adhesive by using a groove for controlling the height of the adhesive. CONSTITUTION: A lead frame body is made of copper. The lead frame body is used as a basic frame of a semiconductor package(100). A chip pad(102) is formed in the lead frame to load a semiconductor chip(108). A recess(104) is formed at the chip loading position. A groove(112) is formed at edge portions of the recess to adjust the height of an adhesive. The groove is formed by using half etching.
摘要翻译：目的：提供一种用于提高粘合性的引线框架，以通过使用用于控制粘合剂的高度的凹槽来防止由于粘合剂而导致的芯片表面的污染。构成：引线框架由铜制成。引线框体用作半导体封装（100）的基本框架。在引线框架中形成芯片焊盘（102）以加载半导体芯片（108）。在芯片装载位置处形成凹部（104）。在凹部的边缘部分处形成凹槽（112）以调节粘合剂的高度。通过使用半蚀刻形成凹槽。

7. 发明公开

KR1020000056804A 적층형 볼 그리드 어레이 패키지 无效
标题翻译：堆叠球网阵列包
公开(公告)号：KR1020000056804A
公开(公告)日：2000-09-15
申请号：KR1019990006462
申请日：1999-02-26
申请人： 삼성전자주식회사
发明人： 목승곤 , 김현기
IPC分类号： H01L23/48
CPC分类号： H01L2224/48091 , H01L2224/73215 , H01L2924/00014
摘要： PURPOSE: A stacked ball grid array(BGA) package is provided to increase a mounting density of a memory module by using a chip scale package having the almost same size as a semiconductor chip size. CONSTITUTION: A stacked ball grid array(BGA) package(100) comprises a semiconductor chip adhered to the top surface of the lower board by intervening a first insulating adhesive(130), a lower board(12), an upper board(150), a moulding material, and solder balls(160). Bonding pads are formed in a surface of the semiconductor chip. The lower board includes a slot, a plurality of first connection pads, wire bonding pads, and solder ball resting pads. The slot is formed in a corresponding portion to the bonding pads to expose the bonding pads to the exterior. The pluralities of first connection pads are formed along an edge of the top surface. The wire bonding pads are electrically connected to the bonding pads, established in the portion in which the slot is formed. The solder ball resting pads are electrically connected to the wire bonding pads and the first connection pads, established in a predetermined region of the bottom surface. The upper board includes solder ball pads for connection and a plurality of second connection pads, adhered to the top surface of the semiconductor chip by intervening a second insulating adhesive(135). The moulding material(165) surrounds the semiconductor chip for protection. The solder balls play a role of input/output leads of the semiconductor chip, rested in the solder ball resting pads.
摘要翻译：目的：提供堆叠球栅阵列（BGA）封装，以通过使用具有与半导体芯片尺寸几乎相同的尺寸的芯片级封装来增加存储器模块的安装密度。构成：堆叠的球栅阵列（BGA）封装（100）包括通过插入第一绝缘粘合剂（130），下板（12），上板（150）和第二绝缘粘合剂（150）而粘附到下板的顶表面的半导体芯片，成型材料和焊球（160）。接合焊盘形成在半导体芯片的表面中。下板包括槽，多个第一连接垫，引线接合垫和焊球搁置垫。槽形成在与焊盘相对应的部分中以将焊盘暴露于外部。多个第一连接焊盘沿着顶表面的边缘形成。引线接合焊盘电连接到建立在其中形成槽的部分中的接合焊盘。焊球搁置垫电连接到引线接合焊盘和建立在底表面的预定区域中的第一连接焊盘。上板包括用于连接的焊球焊盘和多个第二连接焊盘，通过插入第二绝缘粘合剂（135）粘附到半导体芯片的顶表面。模制材料（165）围绕半导体芯片以进行保护。焊球起到半导体芯片的输入/输出引线的作用，放置在焊球放置垫中。

8. 发明授权

KR100238198B1 메모리카드 장치 失效
标题翻译：存储卡设备
公开(公告)号：KR100238198B1
公开(公告)日：2000-01-15
申请号：KR1019930000362
申请日：1993-01-13
申请人： 삼성전자주식회사
发明人： 권영신 , 목승곤
IPC分类号： G06K19/00
摘要： 본 발명은 그 내부에 반도체장치가 장착된 인쇄회로기판(Printed Circuit Board; 이하 PCB)을 메모리 카드 본체로부터 임의로 분리할 수 있도록 구성된 메모리 카드 장치에 관한 것이다.
본 발명은 컨넥터와 반대방향의 하우징부분을 절단하여 그 방향으로 PCB를 결합, 분해해 줄 수 있도록 한 것과 컨넥터와 PCB를 기계적으로 결합, 분해할 수 있도록 컨넥터를 구성한 것을 특징으로 한다.
본 발명에 의하면 메모리 카드장치의 조립이 완료되었다하여도 불량이 발생한 PCB만을 분리제거하고 새로운 PCB를 결합하여 줄 수 있기 때문에 그 제조수율이 매우 향상된다.

9. 发明公开

KR1019980027358A 트랜지스터 아웃라인 패키지 无效
标题翻译：晶体管大纲包
公开(公告)号：KR1019980027358A
公开(公告)日：1998-07-15
申请号：KR1019960046084
申请日：1996-10-15
申请人： 삼성전자주식회사
发明人： 목승곤
IPC分类号： H01L23/28
摘要： 소정의 금속영역을 갖는 트랜지스터 다이; 상기 트랜지스터 다이가 실장되어 있으며, 하나 이상의 단차를 갖는 복수 개의 홈이 형성된 다이 실장부; 상기 트랜지스터 다이와 전기적으로 연결되어 있는 리드부; 및 상기 트랜지스터 다이와 상기 리드부의 전기적 연결을 외부환경으로부터 보호하기 위하여 소정의 수지 봉지재로 형성된 봉지부; 를 포함하는 것을 특징으로 하는 트랜지스터 아웃라인 패키지(Transistor Outline Package)를 제공함으로써, 패키지 크랙에 대한 저항력, 다이패드 계면박리에 대한 저항력, 패키지의 내습성 등이 향상시켜 패키지 신뢰성을 향상시키는 효과가 있다.

10. 发明公开

KR1019960015868A 적층형 패키지 및 그 제조방법 失效
标题翻译：层压包装及其制造方法
公开(公告)号：KR1019960015868A
公开(公告)日：1996-05-22
申请号：KR1019940027616
申请日：1994-10-27
申请人： 삼성전자주식회사
发明人： 최기원 , 목승곤 , 안승호
IPC分类号： H01L23/04
摘要： 이 발명은 기존의 적층형 반도체 패키지의 단점을 해소하기 위하여, 실장될 반도체 칩 자체를 번인테스트완료된 무결합의 노운 굳 다이를 적용하면 되기때문에 웨이퍼의 수율 저하 없이 고밀도 실장을 실현할 수 있으며, 구조가 간단하여 불량율을 감소시킬 수 있고, 또 적어도 하나 이상의 반도체 패키지를 적층하고, 이 반도체패키지의 리드와 외부리드로 되는 연결제를 전기적으로 접속시킨 반도체 장치를 하나의 패키지로 몰딩한 후, 이 연결제에 구리 도금된 방열판을 결합하여 반도체 장치의 상면을 덮도록함으로써 소자동작시 원방출이 용이하도록 한 적층형 패키지를 얻을 수 있다. 이러한 적층형 반도체 패키지는 리드 프레임 또는 전기적 회로 배선이 형성된 기판상에 반도체 칩을 플립칩 타입으로 실장하거나 에폭시등으로 접착시킨 후, 이렇게 접착된 반도체 패키지를 적어도 하나이상 적층하여 하나의 패키지 몸체로 몰딩함으로써 고밀도 실장을 실현시킬 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式