专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020150055894A 반도체 장치 및 이의 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020150055894A
公开(公告)日：2015-05-22
申请号：KR1020130138448
申请日：2013-11-14
申请人： 삼성전자주식회사
发明人： 박상식 , 이인영 , 곽병수 , 김민수 , 박상욱 , 조태제
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L25/0657 , H01L21/563 , H01L23/3128 , H01L23/3157 , H01L23/36 , H01L23/481 , H01L23/49816 , H01L2224/16146 , H01L2224/16225 , H01L2224/17181 , H01L2224/32145 , H01L2224/32225 , H01L2224/73104 , H01L2224/73204 , H01L2224/73253 , H01L2224/83191 , H01L2224/94 , H01L2924/15311 , H01L2924/18161 , H01L2224/11 , H01L2224/27 , H01L2924/00
摘要： 복수의반도체칩이적층된반도체패키지의상면을노출시켜반도체패키지의열 특성을개선할수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치제조방법은제1 연결단자가형성된제1 반도체칩을제공하고, 서로대향되는상면과하면을포함하고, 상기하면에제2 연결단자와필름타입의제1 언더필재가형성된제2 반도체칩을제공하고, 상기제1 연결단자를이용하여, 상기제1 반도체칩을실장기판에본딩하고, 상기제1 언더필재를이용하여, 상기제1 반도체칩과상기제2 반도체칩을본딩하고, 상기실장기판과상기제1 반도체칩 사이의공간을채우고, 상기제2 반도체칩의측면의적어도일부와상기제1 반도체칩의측면을감싸는제2 언더필재를형성하는것을포함한다.
摘要翻译：本发明提供一种制造半导体器件的方法，该半导体器件可以通过暴露多个半导体芯片堆叠的半导体封装的上表面来改善半导体封装的热性能。制造半导体器件的方法包括：提供形成第一连接端子的第一半导体芯片; 提供包括彼此面对的上表面和下表面的第二半导体芯片，并且其中在所述下表面上形成第二连接端子和膜型底部填充材料; 通过使用第一连接端子将第一半导体芯片接合到安装基板; 通过使用第一底部填充材料将第一半导体芯片接合到第二半导体芯片; 并填充安装基板和第一半导体芯片之间的间隙，以及在第二半导体芯片的侧表面的至少一部分和第一半导体芯片的侧表面上形成第二底部填充材料。

2. 发明授权

KR102107961B1 반도체 장치 및 이의 제조 방법 有权
公开(公告)号：KR102107961B1
公开(公告)日：2020-05-28
申请号：KR1020130138448
申请日：2013-11-14
申请人： 삼성전자주식회사
发明人： 박상식 , 이인영 , 곽병수 , 김민수 , 박상욱 , 조태제
IPC分类号： H01L23/12 , H01L23/48

3. 发明公开

KR1020150057779A 반도체 소자의 제조 방법 审中-实审
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020150057779A
公开(公告)日：2015-05-28
申请号：KR1020130141561
申请日：2013-11-20
申请人： 삼성전자주식회사
发明人： 곽병수 , 김영수 , 박상욱 , 조태제
IPC分类号： H01L21/48
CPC分类号： H01L21/78 , H01L21/02013 , H01L21/268 , H01L21/6835 , H01L23/544 , H01L2221/68327 , H01L2221/6834 , H01L2223/54493 , H01L2924/0002 , H01L2924/00
摘要： 반도체소자의제조방법을제공한다. 반도체소자의제조방법은, 회로패턴들이형성된중앙영역및 가장자리영역을포함하는초기기판을마련하고, 초기기판의가장자리영역에개질영역을형성하고, 초기기판을그라인딩하여기판을형성한후, 기판을절단하여상기회로패턴들을각각포함하는반도체칩을형성한다. 이때, 개질영역의결정구조는상기초기기판의결정구조와상이하다.
摘要翻译：提供一种半导体器件的制造方法。一种制造半导体器件的方法包括以下步骤：制备包括中心区域和包括电路图案的边缘区域的初始衬底; 在初始衬底的边缘区域上形成改质区域; 通过研磨初始衬底形成衬底; 以及通过切割衬底形成包括每个电路图案的半导体芯片。这里，重整区域的晶体结构与初始衬底的晶体结构不同。

4. 发明授权

KR102250130B1 반도체 소자의 제조 방법 有权
公开(公告)号：KR102250130B1
公开(公告)日：2021-05-11
申请号：KR1020130141561
申请日：2013-11-20
申请人： 삼성전자주식회사
发明人： 곽병수 , 김영수 , 박상욱 , 조태제
IPC分类号： H01L21/48
摘要： 반도체소자의제조방법을제공한다. 반도체소자의제조방법은, 회로패턴들이형성된중앙영역및 가장자리영역을포함하는초기기판을마련하고, 초기기판의가장자리영역에개질영역을형성하고, 초기기판을그라인딩하여기판을형성한후, 기판을절단하여상기회로패턴들을각각포함하는반도체칩을형성한다. 이때, 개질영역의결정구조는상기초기기판의결정구조와상이하다.

5. 发明公开

KR1020170040701A 액세서리를 제어하는 전자 장치 및 방법 审中-实审
标题翻译：电子设备和控制配件的方法
公开(公告)号：KR1020170040701A
公开(公告)日：2017-04-13
申请号：KR1020150140014
申请日：2015-10-05
申请人： 삼성전자주식회사
发明人： 이상수 , 곽병수 , 강리연 , 김진흥 , 임민종 , 최재훈 , 박진근 , 최종철 , 허창룡
IPC分类号： H04M1/725 , G06F3/0346 , H04M1/73 , G06F3/16
CPC分类号： G06F3/0346 , G06F3/16 , H04M1/725 , H04M1/73 , H04M19/04
摘要： 전자장치가개시된다. 본발명의다양한실시예에다른전자장치는 3차원운동가능한액세서리와전기적으로연결가능한입출력인터페이스, 및입출력인터페이스와전기적으로연결된프로세서를포함하고, 프로세서는전자장치에발생된이벤트를감지하고, 이벤트에대응하여액세서리를동작시키는명령을입출력인터페이스를통해액세서리로송신하도록설정될수 있다. 이외에도명세서를통해파악되는다양한실시예가가능하다.
摘要翻译：公开了一种电子设备。根据本发明的各种实施例的电子设备包括可与三维可移动附件电连接的输入/输出接口以及电耦合到输入/输出接口的处理器，其中处理器感测电子设备中产生的事件，可以配置为通过输入/输出接口相应地将命令传输到附件以操作附件。通过说明书已知的各种实施例也是可能的。

6. 发明公开

KR1020140113089A 멀티 칩 적층 패키지들을 제조하는 방법 审中-实审
标题翻译：制作半导体堆叠结构的方法
公开(公告)号：KR1020140113089A
公开(公告)日：2014-09-24
申请号：KR1020130028026
申请日：2013-03-15
申请人： 삼성전자주식회사
发明人： 곽병수 , 조차제 , 조태제 , 한상욱
IPC分类号： H01L23/48
CPC分类号： H01L25/50 , H01L25/0657 , H01L2224/13 , H01L2924/0002 , H01L2924/00
摘要： Described is a method of fabricating a multi-chip stack package which includes preparing a single body lower chip substrate which has a first surface and a second surface facing the first surface, forming a single body substrate-chip bonding structure by bonding unit package substrates onto the first surface of the single body lower chip substrate, separating unit substrate-chip bonding structures from the single body substrate-chip bonding structure, preparing a single body upper chip substrate, forming a single body semiconductor chip stack structure by bonding the unit substrate-chip structures on the upper surface of the single body upper chip substrate, and separating the unit semiconductor chip stack structures from the single body semiconductor stack structure.
摘要翻译：描述了一种制造多芯片堆叠封装的方法，其包括制备具有第一表面和面向第一表面的第二表面的单体下芯片衬底，通过将单元封装衬底接合而形成单体衬底芯片结合结构单体下芯片基板的第一表面，从单体基板芯片接合结构分离单元基板芯片结合结构，制备单体上芯片基板，通过将单元基板 - 在单体上芯片基板的上表面上的芯片结构，以及将单元半导体芯片堆叠结构与单体半导体堆叠结构分离。

7. 发明授权

KR102078848B1 멀티 칩 적층 패키지들을 제조하는 방법 有权
公开(公告)号：KR102078848B1
公开(公告)日：2020-02-18
申请号：KR1020130028026
申请日：2013-03-15
申请人： 삼성전자주식회사
发明人： 곽병수 , 조차제 , 조태제 , 한상욱
IPC分类号： H01L23/48

8. 发明公开

KR1020170065397A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020170065397A
公开(公告)日：2017-06-13
申请号：KR1020150171791
申请日：2015-12-03
申请人： 삼성전자주식회사
发明人： 곽병수 , 민태홍 , 이인영 , 조태제
IPC分类号： H01L25/07 , H01L25/065 , H01L23/48 , H01L23/13 , H01L23/00
CPC分类号： H01L25/0657 , H01L21/563 , H01L23/49827 , H01L24/05 , H01L24/06 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/83 , H01L24/92 , H01L25/0652 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/0557 , H01L2224/06181 , H01L2224/13082 , H01L2224/131 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16227 , H01L2224/1703 , H01L2224/17181 , H01L2224/26145 , H01L2224/26175 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/83385 , H01L2224/92125 , H01L2225/06513 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/06544 , H01L2225/06568 , H01L2225/1023 , H01L2225/1058 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/15331 , H01L2924/014 , H01L2924/00014 , H01L2924/00 , H01L2224/1403
摘要： 반도체칩을고정하는접착물질의흐름조절(flow control)을통해, 공정능력및 신뢰성을향상시킨반도체장치를제공하는것이다. 상기반도체장치는서로대향되는제1 면과제2 면을포함하는제1 반도체칩, 상기제1 반도체칩의상기제1 면에형성되는제1 요철패턴, 및상기제1 반도체칩의상기제1 면상에, 상기제1 반도체칩과연결되고, 상기제1 요철패턴의적어도일부와중첩되는제2 반도체칩을포함한다.
摘要翻译：并且提供一种通过用于固定半导体芯片的粘合材料的流量控制而具有改进的工艺能力和可靠性的半导体器件。该半导体器件包括：第一半导体芯片，其中，所述半导体芯片的所述第一表面上形成的第一凹凸图案，并且所述第一半导体芯片的第一表面，其包括彼此面对的第一表面分配第二表面以及第二半导体芯片，连接到第一半导体芯片并且与第一凹凸图案的至少一部分重叠。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式