专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019990062484A 반도체 장치 및 그 제조 방법 失效
公开(公告)号：KR1019990062484A
公开(公告)日：1999-07-26
申请号：KR1019980033444
申请日：1998-08-18
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 다나까요시노리 , 시미즈마사히로 , 아리마히데아끼
IPC分类号： H01L27/108
摘要： 일정한 캐패시터 용량을 확보하면서, 고집적화가 가능하고, 높은 신뢰성을 갖는 반도체 장치 및 그 제조 방법을 얻을 수 있다.
메모리셀 영역과 주변 회로 영역을 포함하는 반도체 장치에 있어서, 반도체 기판(1)의 주 표면 상에 상기 메모리셀 영역으로부터 주변 회로 영역까지 연장하도록 형성된 상부 표면을 갖는 절연막(59)을 구비한다. 메모리셀 영역 내에서, 반도체 기판(1)의 주 표면 상에 절연막(59)의 상부 표면보다도 상측으로 연장되도록, 캐패시터 하부 전극(170a)을 형성한다. 캐패시터 하부 전극(170a) 상에 유전체막(150)을 개재하여, 절연막(59)의 상부 표면 상에 연장하도록 캐패시터 상부 전극(150)을 형성한다. 캐패시터 하부 전극(170a)은 최상면(301)과 저부면(302)을 갖는 캐패시터 하부 전극 부분을 포함한다. 절연막(59)의 상부 표면은, 캐패시터 하부 전극 부분의 최상면(301)과 저부면(302) 간에 위치한다.

2. 发明公开

KR1019940012506A 반도체 장치 및 그 제조방법 失效
公开(公告)号：KR1019940012506A
公开(公告)日：1994-06-23
申请号：KR1019930025553
申请日：1993-11-27
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 다나까요시노리 , 기노시따미쭈야 , 와따나베신야 , 가사오까다쭈오 , 아까자와모리아끼 , 오가와도시아끼
IPC分类号： H01L21/28
摘要： 포토리토그래픽 기술에 의해 형성될 수 있는 최소치보다 작은 개구직경을 가진 콘택트홀이 형성된다. 반도체기판상에 형성된 층간절연막(8)을 에칭마스크로 사용하여, 에칭이 개구(8a)를 형성하도록 거의 수행된다.
에칭마스크가 제거되며, TEOS막(10)이 층간산화막(8)상에 형성된다. 전표면이 그 후 콘택트홀(11)을 형성하도록 이방성으로 에칭된다.

3. 发明授权

KR100411213B1 반도체 장치 및 그 제조 방법 失效
标题翻译： 반도체장치및그제조방법
公开(公告)号：KR100411213B1
公开(公告)日：2003-12-18
申请号：KR1020010071769
申请日：2001-11-19
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 후지이시요시따까 , 다나까요시노리 , 하스누마에이지
IPC分类号： H01L21/8242
CPC分类号： H01L27/10852 , H01L28/84 , H01L28/91
摘要： There can be provided a semiconductor device having a rough surface to provide an increased capacitance of a capacitor and enhanced prevention of short-circuit between capacitors, and a method of manufacturing the same. The semiconductor device includes a plug interconnection penetrating an insulating film and connected to an underlying wiring, and a storage node having a lower portion overlying the insulating film and free of a rough surface, and connected to the plug interconnection, and an upper portion overlying the lower portion of the storage node without covering a side surface of the lower portion of the storage node, and having a rough surface.
摘要翻译：可以提供具有粗糙表面的半导体器件以提供电容器的增加的电容并且增强了防止电容器之间的短路，并且提供了制造该半导体器件的方法。该半导体器件包括：贯穿绝缘膜并连接到下层布线的插塞互连;以及具有覆盖绝缘膜并且没有粗糙表面并连接到插塞互连的下部的存储节点，以及覆盖存储节点的下部不覆盖存储节点的下部的侧表面并且具有粗糙表面。

4. 发明公开

KR1020020071440A 반도체 장치 및 그 제조 방법 失效
标题翻译：半导体器件和制造方法
公开(公告)号：KR1020020071440A
公开(公告)日：2002-09-12
申请号：KR1020010071769
申请日：2001-11-19
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 후지이시요시따까 , 다나까요시노리 , 하스누마에이지
IPC分类号： H01L21/8242
CPC分类号： H01L27/10852 , H01L28/84 , H01L28/91
摘要： PURPOSE: To provide a semiconductor device which has capacitors with capacitances increased by roughed surfaces, and at the same time, reinforced strength against short circuits between capacitors, and to provide its manufacturing method. CONSTITUTION: This semiconductor device has plug wirings 4a, which are electrically connected with lower wirings through an insulating film 1, storage node lower parts 5a which are electrically connected with the plug wirings, which are positioned on the insulating film and are not roughened surfaces, and storage node upper parts 8b which are positioned the storage node lower parts, so as not to cover the side surfaces of the storage node lower parts and have roughened surfaces.
摘要翻译：目的：提供具有由粗糙表面增加的电容的电容器的半导体器件，同时增强电容器之间短路的强度，并提供其制造方法。构成：该半导体装置具有通过绝缘膜1与下布线电连接的插头配线4a，与插头布线电连接的存储节点下部5a，其位于绝缘膜上并且不是粗糙表面，以及存储节点上部8b，其被定位在存储节点下部，以便不覆盖存储节点下部的侧表面并具有粗糙表面。

5. 发明公开

KR1020010014790A 반도체 장치 및 그 제조 방법 失效
标题翻译：半导体器件及其制造
公开(公告)号：KR1020010014790A
公开(公告)日：2001-02-26
申请号：KR1020000021146
申请日：2000-04-21
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 다나까요시노리
IPC分类号： H01L21/768
CPC分类号： H01L27/10855 , H01L21/76804 , H01L21/76805 , H01L21/76829 , H01L21/76831 , H01L21/76834 , H01L21/76889 , H01L21/76895 , H01L21/76897 , H01L23/5226 , H01L23/53223 , H01L23/53228 , H01L27/10814 , H01L27/10888 , H01L28/84 , H01L28/90 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: To enable a semiconductor device of multilayered wiring structure to ensure superior yield and reliability, when high degree of integration is demanded. CONSTITUTION: A silicon oxide film 7 is formed on the source/drain region of a transistor. A conductive pad 10 is provided inside a silicon oxide film 7, so as to enable its one edge face to be electrically connected to the source/ drain region and other edge face to be exposed on the surface of the silicon oxide film 7. A silicon oxide film 11 is formed on the silicon oxide film 7 and the pad 10. A conductive layer, functioning as a plug, is provided inside the silicon oxide film 11 making its one edge face come into contact with the pad 10 and other edge face which is electrically connected to a wiring layer 14. The surface of the silicon oxide film 7, and the other edge face of the pad 10 are made smooth and are flush with each other. The conductive layer, functioning as a plug, is formed smaller than the pad 10, so as to come into contact with the center of the pad 10.
摘要翻译：目的：为了使多层布线结构的半导体器件能够确保优异的产量和可靠性，当需要高度的集成度时。构成：在晶体管的源极/漏极区域上形成氧化硅膜7。导电焊盘10设置在氧化硅膜7的内部，以使其一个边缘面能够与源极/漏极区域和待暴露于氧化硅膜7的表面上的其它边缘面电连接。硅氧化膜11形成在氧化硅膜7和焊盘10上。作为插塞的导电层设置在氧化硅膜11内部，使其一个边缘面与焊盘10和其他边缘面接触，电连接到布线层14.氧化硅膜7的表面和焊盘10的另一个边缘表面平滑并且彼此齐平。用作插头的导电层形成为小于焊盘10，以便与焊盘10的中心接触。

6. 发明授权

KR100060665B1 필드쉴드소자 절연구조를 가지는 반도체장치 및 그의 제조방법 失效
标题翻译：具有场屏蔽元件隔离结构的半导体器件及其制造方法
公开(公告)号：KR100060665B1
公开(公告)日：1993-03-23
申请号：KR1019890017131
申请日：1989-11-24
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 와가미야와다루 , 사또우신이찌 , 오자끼히로지 , 다나까요시노리 , 에이모리다까하사
IPC分类号： H01L27/108 , H01L27/08

7. 发明授权

KR1019920010829B1 필드쉴드소자 절연구조를 가지는 반도체장치 및 그의 제조방법 失效
公开(公告)号：KR1019920010829B1
公开(公告)日：1992-12-17
申请号：KR1019890017131
申请日：1989-11-24
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 와가미야와다루 , 사또우신이찌 , 오자끼히로지 , 다나까요시노리 , 에이모리다까하사
IPC分类号： H01L27/108 , H01L27/08
CPC分类号： H01L27/10852 , H01L23/5283 , H01L27/10808 , H01L2924/0002 , H01L2924/00
摘要： 내용 없음.

8. 发明公开

KR1019910010713A 필드쉴드소자 절연구조를 가지는 반도체장치 및 그의 제조방법 失效
公开(公告)号：KR1019910010713A
公开(公告)日：1991-06-29
申请号：KR1019890017131
申请日：1989-11-24
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 와가미야와다루 , 사또우신이찌 , 오자끼히로지 , 다나까요시노리 , 에이모리다까하사
IPC分类号： H01L27/108 , H01L27/08
摘要： 내용 없음

9. 发明授权

KR100365247B1 반도체 장치 및 그 제조 방법 失效
公开(公告)号：KR100365247B1
公开(公告)日：2002-12-18
申请号：KR1020000021146
申请日：2000-04-21
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 다나까요시노리
IPC分类号： H01L21/768
摘要： 본 발명은 다층 배선 구조를 갖는 반도체 장치에 관한 것으로, 높은 집적도가 요구되는 경우에 우수한 수율과 높은 신뢰성을 확보하는 것을 목적으로 한다.
트랜지스터의 소스 드레인 영역의 상층에 실리콘 산화막(7)을 형성한다. 일단면이 소스 드레인 영역(6)에 도통하고, 타단면이 실리콘 산화막(7)의 표면에 노출하도록, 실리콘 산화막(7)의 내부에 도전성의 패드(10)를 설치한다. 실리콘 산화막(7) 및 패드(10)의 상층에 실리콘 산화막(11)을 형성한다.
일단면이 패드(1O)에 접촉하고, 타단면이 배선층(14)과 도통하도록 실리콘 산화막(11)의 내부에 플러그로서 기능하는 도전층을 설치한다. 실리콘 산화막(7)의 표면과, 패드(10)의 타단면은 평활한 동일 평면을 형성한다. 플러그로서 기능하는 도전층은 패드(10)에 비해 작고, 또한, 패드(10)의 중앙부 근방에 접촉하도록 형성한다.

10. 发明公开

KR1019970004013A 반도체기억장치 및 그의 제조방법 无效
公开(公告)号：KR1019970004013A
公开(公告)日：1997-01-29
申请号：KR1019960023287
申请日：1996-06-24
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 다나까요시노리
IPC分类号： H01L27/108
摘要： 반도체기억장치에 관한 것으로써, 셀영역을 증가시키지 않고 용량이 증가될 수 있도록 개량된 반도체기억장치 및 반도체기억장치의 제조방법을 제공하기 위해, 반도체기판, 반도체기판의 주면에 형성된 소오스/드레인영역, 반도체기판 상에 형성된 층간절연막, 층간절연막에 형성되어, 소오스/드레인 영역의 표면을 노출시키는 접촉홀 및 접촉홀을 통해 소오스/드레인 영역에 접속된 캐패시터의 하부전극을 포함하고, 하부전극은 접촉홀내에 마련되고, 소오스/드레인 영역의 표면에서 위쪽으로 연장되며, 접촉홀의 내측면과의 거리를 두고 위쪽으로 연장된 축부분을 포함하고, 축부분의 한쪽끝은 소오스/드레인영역에 접속되고 축부분의 다른쪽 끝은 접촉홀에서 돌출되며, 하부전극는 축부분의 다른쪽 끝에 접속되어 수평으로 연장된 수평부를 더 포 하고,반도체장치는 접촉홀의 내벽면,캐피시터의 하부전극의 축부분의 바깥면 및 상면과 하면을 포함하는 캐패시터의 하부전극의 수평부의 바깥면을 피복하는 캐패시터 절연막 및 캐패시터 절연막이 개재되어 캐패시터의 하부전극의 축부분의 바깥면 및 캐패시터의 하부전극의 수평부의 바깥면을 피복하도록 반도체기판 위에 마련된 캐패시터의 상부 전극을 더 포함한다.
이것에 의해, 캐패시터의 하부전극의 축부분은 표면이 비정질물질로 이루어진 측벽 스페이서로 도포되므로, 원통부와 축부분 사이의 접속부의 강도가 향상된 반도체 기억장치를 얻을 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式