专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020050054479A 반도체 칩 및 그 제조 방법 및 반도체 장치 有权
标题翻译：半导体芯片及其制造方法及半导体器件
公开(公告)号：KR1020050054479A
公开(公告)日：2005-06-10
申请号：KR1020040101546
申请日：2004-12-04
申请人： 로무 가부시키가이샤 , 가부시끼가이샤 르네사스 테크놀로지 , 산요덴키가부시키가이샤 , 가부시끼가이샤 도시바
发明人： 타니다카즈마사 , 우메모토미츠오 , 네모토요시히코 , 타카하시켄지
IPC分类号： H01L21/60
CPC分类号： H01L23/481 , H01L21/76843 , H01L21/76898 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/48 , H01L25/0657 , H01L25/50 , H01L2224/02372 , H01L2224/0401 , H01L2224/04042 , H01L2224/05548 , H01L2224/05554 , H01L2224/05569 , H01L2224/0557 , H01L2224/13025 , H01L2224/16145 , H01L2224/16146 , H01L2224/48247 , H01L2224/48463 , H01L2224/73257 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06582 , H01L2225/06586 , H01L2924/00014 , H01L2924/0002 , H01L2924/01029 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/01327 , H01L2924/04941 , H01L2924/12042 , H01L2924/12044 , H01L2924/15311 , H01L2924/181 , H01L2224/45099 , H01L2224/05552 , H01L2924/00 , H01L2924/00012
摘要： 본 발명은 표면 및 이면을 포함하며 상기 표면에 기능 소자가 형성된 반도체 기판의 상기 표면에서부터 이 반도체 기판의 두께 방향으로 확장하는 凹부분을 형성하는 공정과, 상기 凹부분의 내벽면에 불활성인 제1 금속 재료를 공급하며, 해당 제1 금속 재료로 이루어지는 산화 방지막을 형성하는 공정과, 이 산화 방지막을 형성하는 공정 이후에, 상기 凹부분내에 상기 제1 금속 재료보다 산화하기 쉬운 금속을 포함하는 제2 금속 재료를 공급하는 공정과, 상기 凹부분내에 공급된 제2 금속 재료와 상기 기능 소자를 전기 접속하는 공정과, 상기 산화 방지막을 남긴 상태에서 상기 반도체 기판을 그 이면으로부터 제거하고, 그 두께가 상기 凹부분의 깊이보다 얇아지도록 하며 상기 凹부분을 상기 반도체 기판의 두께 방향으로 관통하는 관통 구멍으로 하고, 상기 凹부분내에 배치된 상기 제2 금속 재료를 상기 반도체 기판의 상기 표면측과 상기 이면측을 전기 접속하는 관통 전극으로 할 때에 상기 반도체 기판의 상기 이면측으로부터 돌출한 이면측 돌기 전극으로 하는 박형화 공정을 포함하는 반도체 칩의 제조 방법을 제공한다.

2. 发明授权

KR101120128B1 반도체 장치의 제조방법 및 반도체 장치 有权
标题翻译：半导体器件生产方法和半导体器件
公开(公告)号：KR101120128B1
公开(公告)日：2012-02-22
申请号：KR1020030082683
申请日：2003-11-20
申请人： 로무 가부시키가이샤 , 가부시끼가이샤 르네사스 테크놀로지 , 산요덴키가부시키가이샤
发明人： 타니다가즈마사 , 네모토요시히코 , 우메모토미츠오
IPC分类号： H01L21/60
CPC分类号： H01L24/13 , H01L24/11 , H01L2224/05001 , H01L2224/05022 , H01L2224/05023 , H01L2224/05027 , H01L2224/05184 , H01L2224/05568 , H01L2224/10126 , H01L2224/1147 , H01L2224/11474 , H01L2224/11901 , H01L2224/1308 , H01L2224/13082 , H01L2224/13109 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2924/00013 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01047 , H01L2924/01049 , H01L2924/01052 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/3025 , H01L2924/00014 , H01L2224/131 , H01L2224/13099 , H01L2224/29099 , H01L2224/05611 , H01L2224/05124 , H01L2224/05144 , H01L2224/05147 , H01L2224/05166
摘要： 반도체 기판상에, 금속으로 이루어지고 소정의 위치에 개구를 갖는 스토퍼 마스크층을 형성하는 공정과，상기 스토퍼 마스크층의 개구 내에 금속재료를 공급하여 해당 금속으로 이루어지는 돌기 전극을 형성하는 금속재료 공급 공정과，이 금속재료 공급 공정 후에 상기 스토퍼 마스크층을 제거하는 공정을 포함하는 반도체 장치의 제조방법을 제공한다.

3. 发明公开

KR1020050033456A 반도체 장치의 제조 방법 및 반도체 장치 无效
标题翻译：半导体器件和半导体器件的制造方法
公开(公告)号：KR1020050033456A
公开(公告)日：2005-04-12
申请号：KR1020040078428
申请日：2004-10-01
申请人： 로무 가부시키가이샤 , 가부시끼가이샤 르네사스 테크놀로지 , 산요덴키가부시키가이샤
发明人： 타니다카주마사 , 네모토요시히코 , 우메모토미츠오
IPC分类号： H01L21/60
CPC分类号： H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/03912 , H01L2224/0401 , H01L2224/05017 , H01L2224/05022 , H01L2224/05027 , H01L2224/05572 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/1147 , H01L2224/11902 , H01L2224/13006 , H01L2224/13007 , H01L2224/13099 , H01L2224/13144 , H01L2924/0001 , H01L2924/00013 , H01L2924/0002 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01007 , H01L2924/01013 , H01L2924/01015 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01056 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/3025 , H01L2924/00014 , H01L2224/05099 , H01L2224/13599 , H01L2224/05599 , H01L2224/29099 , H01L2224/29599 , H01L2224/05552
摘要： A semiconductor device and a method for manufacturing the same are provided to obtain a micronized projection electrode having a narrow pitch and to obtain a projection electrode having the end surface of a planarized shape or a positively stepped shape. A negative layer(8) exposing a predetermined appropriate electrode is formed, the negative layer covers a surface on that an appropriate electrode of a semiconductor substrate(9) is formed. A diffusion prevention plug(4) composed of a metal is formed near an opening(8a) of the negative layer. A metal is supplied on a surface on that the diffusion prevention plug of the semiconductor substrate is formed, a seed layer(5) composed of the metal is formed. A resist layer covering the seed layer is formed. The resist layer has an opening exposing a predetermined region of the seed layer on the diffusion prevention plug. A projection electrode(7) composed of a metal that is supplied into the opening of the resist layer, is formed. The resist layer is removed after a process forming the projection electrode. The seed layer is removed after a process forming the projection electrode.
摘要翻译：提供一种半导体器件及其制造方法，以获得具有窄间距的微粉化突起电极，并获得具有平坦化形状或正阶梯形状的端面的突起电极。形成暴露预定的适当电极的负极层（8），负极覆盖形成半导体衬底（9）的合适电极的表面。在负极的开口（8a）附近形成由金属构成的防扩散插塞（4）。在形成半导体衬底的防扩散插头的表面上提供金属，形成由金属构成的晶种层（5）。形成覆盖种子层的抗蚀剂层。抗蚀剂层具有暴露扩散防止插塞上种子层的预定区域的开口。形成由供给到抗蚀剂层的开口部的金属构成的突起电极（7）。在形成突起电极的工艺之后去除抗蚀剂层。在形成投影电极的工艺之后去除晶种层。

4. 发明公开

KR1020040045330A 반도체 장치의 제조방법 및 반도체 장치 有权
标题翻译：具有强阻挡掩模层的半导体器件及其制造方法
公开(公告)号：KR1020040045330A
公开(公告)日：2004-06-01
申请号：KR1020030082683
申请日：2003-11-20
申请人： 로무 가부시키가이샤 , 가부시끼가이샤 르네사스 테크놀로지 , 산요덴키가부시키가이샤
发明人： 타니다가즈마사 , 네모토요시히코 , 우메모토미츠오
IPC分类号： H01L21/60
CPC分类号： H01L24/13 , H01L24/11 , H01L2224/05001 , H01L2224/05022 , H01L2224/05023 , H01L2224/05027 , H01L2224/05184 , H01L2224/05568 , H01L2224/10126 , H01L2224/1147 , H01L2224/11474 , H01L2224/11901 , H01L2224/1308 , H01L2224/13082 , H01L2224/13109 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2924/00013 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01047 , H01L2924/01049 , H01L2924/01052 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/3025 , H01L2924/00014 , H01L2224/131 , H01L2224/13099 , H01L2224/29099 , H01L2224/05611 , H01L2224/05124 , H01L2224/05144 , H01L2224/05147 , H01L2224/05166
摘要： PURPOSE: A semiconductor device and a method for manufacturing the same are provided to form a low melting point metallic layer having almost uniform film-thickness on a tip of a protrusion electrode only, and form electrodes with small pitches on a substrate. CONSTITUTION: A semiconductor device includes a stopper mask layer(44) and a protrusion electrode(47). The stopper mask layer includes an opening on a predetermined position and is formed on a semiconductor substrate. A metal material is supplied to the opening of the stopper mask. A protrusion electrode(47) is made of the supplied material. The stopper mask layer is removed from the metal material supply operation. The stopper mask layer is made of a metal material which has more roughness than the bump electrode. The stopper mask is made of a material which is not to be deformed during a bump electrode forming operation.
摘要翻译：目的：提供一种半导体器件及其制造方法，以在仅在突起电极的尖端上形成几乎具有均匀膜厚度的低熔点金属层，并在基板上形成具有小间距的电极。构成：半导体器件包括阻挡掩模层（44）和突起电极（47）。阻挡掩模层包括在预定位置上的开口，并形成在半导体衬底上。将金属材料供应到止动器掩模的开口。突起电极（47）由供给材料制成。从金属材料供给操作中去除阻挡掩模层。阻挡掩模层由比凸起电极更粗糙的金属材料制成。阻挡掩模由在凸块电极形成操作期间不会变形的材料制成。

5. 发明授权

KR101046048B1 반도체 칩 및 그 제조 방법 및 반도체 장치 有权
标题翻译： 반도체칩및그제조방법및반도체장치
公开(公告)号：KR101046048B1
公开(公告)日：2011-07-01
申请号：KR1020040101546
申请日：2004-12-04
申请人： 로무 가부시키가이샤 , 가부시끼가이샤 르네사스 테크놀로지 , 산요덴키가부시키가이샤 , 가부시끼가이샤 도시바
发明人： 타니다카즈마사 , 우메모토미츠오 , 네모토요시히코 , 타카하시켄지
IPC分类号： H01L21/60
CPC分类号： H01L23/481 , H01L21/76843 , H01L21/76898 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/48 , H01L25/0657 , H01L25/50 , H01L2224/02372 , H01L2224/0401 , H01L2224/04042 , H01L2224/05548 , H01L2224/05554 , H01L2224/05569 , H01L2224/0557 , H01L2224/13025 , H01L2224/16145 , H01L2224/16146 , H01L2224/48247 , H01L2224/48463 , H01L2224/73257 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06582 , H01L2225/06586 , H01L2924/00014 , H01L2924/0002 , H01L2924/01029 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/01327 , H01L2924/04941 , H01L2924/12042 , H01L2924/12044 , H01L2924/15311 , H01L2924/181 , H01L2224/45099 , H01L2224/05552 , H01L2924/00 , H01L2924/00012
摘要： 본 발명은 표면 및 이면을 포함하며 상기 표면에 기능 소자가 형성된 반도체 기판의 상기 표면에서부터 이 반도체 기판의 두께 방향으로 확장하는 凹부분을 형성하는 공정과, 상기 凹부분의 내벽면에 불활성인 제1 금속 재료를 공급하며, 해당 제1 금속 재료로 이루어지는 산화 방지막을 형성하는 공정과, 이 산화 방지막을 형성하는 공정 이후에, 상기 凹부분내에 상기 제1 금속 재료보다 산화하기 쉬운 금속을 포함하는 제2 금속 재료를 공급하는 공정과, 상기 凹부분내에 공급된 제2 금속 재료와 상기 기능 소자를 전기 접속하는 공정과, 상기 산화 방지막을 남긴 상태에서 상기 반도체 기판을 그 이면으로부터 제거하고, 그 두께가 상기 凹부분의 깊이보다 얇아지도록 하며 상기 凹부분을 상기 반도체 기판의 두께 방향으로 관통하는 관통 구멍으로 하고, 상기 凹부분내에 배치된 상기 제2 금속 재료를 상기 반도체 기판의 상기 표면측과 상기 이면측을 전기 접속하는 관통 전극으로 할 때에 상기 반도체 기판의 상기 이면측으로부터 돌출한 이면측 돌기 전극으로 하는 박형화 공정을 포함하는 반도체 칩의 제조 방법을 제공한다.
摘要翻译：本发明提供了一种半导体芯片的制造方法，包括以下步骤：从前表面形成在半导体衬底的厚度方向上延伸的凹入部分，该凹入部分具有前表面和后表面并具有形成在前表面上的功能器件 ; 通过将第一金属材料供应到凹部的内壁表面来形成由惰性第一金属材料制成的防氧化膜; 在形成防氧化膜的步骤之后，将包含比第一金属材料更容易氧化的金属的第二金属材料供应到凹部的内部; 将供给至所述凹部内侧的所述第二金属材料与所述功能元件电连接; 以及通过从背面除去半导体衬底，同时留下防氧化膜，使得半导体衬底的厚度变得比凹部的深度更薄。

6. 发明公开

KR1020040098539A 반도체 칩의 제조 방법, 반도체 장치의 제조 방법, 반도체칩 및 반도체 장치 无效
标题翻译：用于制造半导体芯片的方法，用于制造半导体器件的方法，通过电极形成半导体芯片的半导体芯片和半导体器件，并且金属的不污染
公开(公告)号：KR1020040098539A
公开(公告)日：2004-11-20
申请号：KR1020040032684
申请日：2004-05-10
申请人： 로무 가부시키가이샤 , 가부시끼가이샤 르네사스 테크놀로지
发明人： 다니다가주마사 , 네모토요시히코 , 다나카나오타카
IPC分类号： H01L21/768 , H01L23/12
CPC分类号： H01L25/50 , H01L21/76898 , H01L23/3128 , H01L23/481 , H01L24/11 , H01L24/48 , H01L25/0657 , H01L2224/02372 , H01L2224/06181 , H01L2224/13025 , H01L2224/13099 , H01L2224/14181 , H01L2224/16145 , H01L2224/451 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06586 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01049 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2224/45099
摘要： PURPOSE: A method for fabricating a semiconductor chip is provided to form a semiconductor chip with a penetration electrode and less contamination of metal by stacking a plurality of chips on an interconnection substrate. CONSTITUTION: A semiconductor substrate(2) has a surface and a back surface. A functional device(3) is formed on the surface of the semiconductor substrate. A surface groove extends from the surface of the semiconductor substrate to the thickness direction of the substrate. A metal material is supplied to the inside of the surface groove. A surface electrode is electrically connected to the functional device. The semiconductor substrate is eliminated from the back surface. The semiconductor substrate becomes thin to an extent that the semiconductor substrate has a thickness grater than the depth of the surface groove. A back surface groove connected to the surface groove is formed in the back surface of the semiconductor substrate so that a successive through hole including the surface groove and the back surface groove is formed. A metal material is supplied to the back surface groove. A back surface electrode is electrically connected to the surface electrode. The back surface electrode and the surface electrode constitute a penetration electrode(10) passing through the semiconductor substrate.
摘要翻译：目的：提供一种制造半导体芯片的方法，以通过在互连衬底上堆叠多个芯片来形成具有穿透电极的半导体芯片和较少的金属污染。构成：半导体衬底（2）具有表面和背面。功能元件（3）形成在半导体衬底的表面上。表面槽从半导体衬底的表面延伸到衬底的厚度方向。金属材料被供给到表面槽的内部。表面电极与功能元件电连接。半导体衬底从背面去除。半导体衬底变薄到半导体衬底具有比表面凹槽深度更厚的程度的程度。在半导体衬底的后表面上形成连接到表面槽的背面沟槽，从而形成包括表面槽和后表面槽的连续通孔。将金属材料供给到背面槽。背面电极与表面电极电连接。背面电极和表面电极构成穿过半导体衬底的穿透电极（10）。

7. 发明公开

KR1020040047653A 반도체장치 및 그 제조방법 有权
标题翻译：具有累积半导体元件的半导体器件及其制造方法
公开(公告)号：KR1020040047653A
公开(公告)日：2004-06-05
申请号：KR1020030084402
申请日：2003-11-26
申请人： 가부시끼가이샤 르네사스 테크놀로지 , 로무 가부시키가이샤 , 가부시끼가이샤 도시바
发明人： 네모토요시히코 , 타니다카즈마사 , 타카하시켄지
IPC分类号： H01L23/48
CPC分类号： H01L25/50 , H01L21/56 , H01L21/8221 , H01L23/3107 , H01L23/481 , H01L24/81 , H01L24/97 , H01L25/0657 , H01L25/105 , H01L27/0688 , H01L2224/05571 , H01L2224/05573 , H01L2224/16 , H01L2224/81191 , H01L2224/81801 , H01L2224/97 , H01L2225/06517 , H01L2225/0652 , H01L2225/06524 , H01L2225/06541 , H01L2225/1058 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01075 , H01L2924/01078 , H01L2924/01082 , H01L2924/15331 , H01L2924/18161 , H01L2924/19043 , H01L2224/81 , H01L2224/05599
摘要： PURPOSE: A semiconductor device and a method for manufacturing the same are provided to increase integration density by accumulating many semiconductor devices on one substrate. CONSTITUTION: First and second semiconductor substrates(1,2) have opposite surfaces facing each other. A first semiconductor element(5) is formed on the opposite surface of the first semiconductor substrate and includes a first semiconductor circuit(3) and a first electrode(7). A second semiconductor element(6) is formed on the opposite surface of the second semiconductor substrate and includes a second semiconductor circuit(4) and a second electrode(6). A first interconnection layer(9) is formed of an electrically conductive material interposed between the first and second electrodes. A through electrode extending through the first semiconductor substrate is connected to the first and second electrodes through the first interconnection layer. The second semiconductor substrate is disposed on the first semiconductor substrate and is disposed on a side the through electrode.
摘要翻译：目的：提供半导体器件及其制造方法，以通过在一个衬底上积聚许多半导体器件来提高集成密度。构成：第一和第二半导体衬底（1,2）具有彼此面对的相对表面。第一半导体元件（5）形成在第一半导体衬底的相对表面上，并且包括第一半导体电路（3）和第一电极（7）。第二半导体元件（6）形成在第二半导体衬底的相对表面上，并且包括第二半导体电路（4）和第二电极（6）。第一互连层（9）由介于第一和第二电极之间的导电材料形成。延伸穿过第一半导体衬底的通孔通过第一互连层连接到第一和第二电极。第二半导体衬底设置在第一半导体衬底上并且设置在通孔的一侧。

8. 发明授权

KR100572737B1 반도체장치 및 그 제조방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR100572737B1
公开(公告)日：2006-04-24
申请号：KR1020030084402
申请日：2003-11-26
申请人： 가부시끼가이샤 르네사스 테크놀로지 , 로무 가부시키가이샤 , 가부시끼가이샤 도시바
发明人： 네모토요시히코 , 타니다카즈마사 , 타카하시켄지
IPC分类号： H01L23/48
CPC分类号： H01L25/50 , H01L21/56 , H01L21/8221 , H01L23/3107 , H01L23/481 , H01L24/81 , H01L24/97 , H01L25/0657 , H01L25/105 , H01L27/0688 , H01L2224/05571 , H01L2224/05573 , H01L2224/16 , H01L2224/81191 , H01L2224/81801 , H01L2224/97 , H01L2225/06517 , H01L2225/0652 , H01L2225/06524 , H01L2225/06541 , H01L2225/1058 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01075 , H01L2924/01078 , H01L2924/01082 , H01L2924/15331 , H01L2924/18161 , H01L2924/19043 , H01L2224/81 , H01L2224/05599
摘要： 제조가 용이한 반도체장치를 얻는다. 서로 대향배치된 제1 및 제2 반도체기판(1, 2)과, 제1 반도체기판(1)의 대향면 상에 형성되고, 제1 반도체회로(3) 및 제1 전극(7)으로 이루어지는 제1 반도체소자(5)와, 제2 반도체기판(2)의 대향면 상에 형성되고, 제2 반도체회로(4) 및 제2 전극(8)으로 이루어지는 제2 반도체소자(6)와, 제1 및 제2 전극(7, 8)의 사이에 끼워 유지된 배선층(9)과, 제1 반도체기판(1)을 관통하여, 배선층(9)을 통해 제1 및 제2 전극(7, 8)에 접속된 관통전극(12)을 구비하고, 제2 반도체기판(2)은 관통전극(12)의 측면방향으로 이격배치되며, 제1 반도체기판(1)으로부터 돌출된 관통전극(12)의 측면 및 제2 반도체소자(6)의 측면은 절연재(13)로 피복되고, 관통전극(12)의 일단은, 제1 반도체기판(1)의 이면으로부터 노출되며, 타단은, 제2 반도체기판(2)의 이면과 동일 높이에 위치함과 동시에, 절연재(13)로부터 노출되었다.
반도체장치, 제조방법, 절연막, 관통전극, 기판, 레지스트, 도금, 피복, 개구
摘要翻译：获得易于制造的半导体器件。（1）的相对表面上形成的由第一半导体电路（3）和第一电极（7）形成的第一电极（1） 1半导体元件5和形成在第二半导体衬底2的相对表面上并由第二半导体电路4和第二电极8组成的第二半导体元件6，并且，布线层9夹在第一电极7和第二电极8之间以穿透第一半导体基板1并且穿过布线层9延伸到第一电极7和第二电极8 而且，第二半导体基板2配置在贯通电极12的从第一半导体基板1突出的侧面，与贯通电极12的侧面分离，贯通电极12的一端从第一半导体基板1的背面露出，贯通电极12的另一端从第二半导体基板2的背面露出，同时，绝缘材料13 ）这是从露出。

9. 发明公开

KR1020060054186A 전자 부품, 모듈, 모듈 조립 방법, 모듈 식별 방법, 및 모듈의 환경 설정 방법 失效
标题翻译：电子部件，模块，模块组装方法，识别方法和环境设置方法
公开(公告)号：KR1020060054186A
公开(公告)日：2006-05-22
申请号：KR1020057022729
申请日：2004-05-28
申请人： 샤프 가부시키가이샤 , 가부시끼가이샤 도시바 , 가부시끼가이샤 르네사스 테크놀로지
发明人： 사토토모토시 , 네모토요시히코 , 타카하시켄지 , 아키야마유키하루
IPC分类号： H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L24/06 , H01L23/481 , H01L25/0657 , H01L29/0657 , H01L2224/0401 , H01L2224/05554 , H01L2224/16 , H01L2225/06513 , H01L2225/06541 , H01L2225/06555 , H01L2225/06562 , H01L2225/06593 , H01L2924/01004 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01055 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/10155 , H01L2924/14 , H01L2924/15311 , H01L2924/15331 , H01L2924/3011
摘要： It is possible to provide electronic parts for assembling a module by superimposing a plurality of layers with identical configuration. Each terminal of each terminal groups (31 to 36) is formed to be rotationally symmetric with a predetermined number of settings or symmetric with respect to the plane containing the rotational symmetry and the symmetric axis line. Each of the terminals (A0 to A7, RFCG) of common connection terminal groups (32, 36)has a connection portion formed on the surface section of both sides of the superimposing direction. Among the terminals of individual connection terminal groups (31, 33), a particular terminal CS;KEY has a connection portion formed at least on one of the sides of the superimposing direction of the surface section while the remaining associated terminal NC;DMY has a connection portion formed on the surface section of both sides of the superimposing direction. Such an electronic part (20) can be shifted by the angle obtained by dividing 360 degrees by the predetermined number of settings or added and reversed so as to be superimposed, thereby preferably assembling a module.
摘要翻译：可以通过叠加具有相同结构的多个层来提供用于组装模块的电子部件。每个端子组（31至36）的每个端子被形成为以预定数量的设置旋转对称，或者相对于包含旋转对称性和对称轴线的平面对称。公共连接端子组（32,36）的端子（A0〜A7，RFCG）中的每一个具有形成在叠加方向两侧的表面部分上的连接部。在单个连接端子组（31,33）的端子中，特定端子CS; KEY具有形成在表面部分的重叠方向的至少一个侧面上的连接部分，而剩余的相关端子NC; DMY具有连接部分形成在叠加方向的两侧的表面部分上。这样的电子部件（20）可以通过将360度除以预定数量的设置而获得的角度被移位，或者相加或相加以被叠加，从而优选地组装模块。

10. 发明公开

KR1020050003974A 반도체 웨이퍼 및 반도체소자의 제조방법 有权
标题翻译：半导体晶体管及其制造半导体器件的制造方法，通过使用通用的运输系统，在将半导体晶片的半导体晶片和半导体晶片的半导体晶片和半导体晶片的放大精度与半导体晶片和支撑板的定位精度之间没有任何变化的前提下，提高制造半导体器件的效率
公开(公告)号：KR1020050003974A
公开(公告)日：2005-01-12
申请号：KR1020040000616
申请日：2004-01-06
申请人： 가부시끼가이샤 르네사스 테크놀로지 , 신꼬오덴기 고교 가부시키가이샤 , 가부시끼가이샤 도시바
发明人： 네모토요시히코 , 스노하라마사히로 , 타카하시켄지
IPC分类号： H01L21/304
CPC分类号： H01L21/6835 , H01L21/3043 , H01L21/6836 , H01L21/78 , H01L29/0657 , H01L2221/68327 , H01L2221/6834 , H01L2221/68363 , Y10S438/977
摘要： PURPOSE: A semiconductor wafer and a method of manufacturing a semiconductor device are provided to improve the manufacturing efficiency of the semiconductor device by using commonly a transportation system without any change before and after adhering a support plate to the semiconductor wafer and relaxing finish accuracy of the semiconductor wafer and positioning accuracy of the semiconductor wafer and the support plate. CONSTITUTION: A separation part(4a) is formed on a peripheral part of a semiconductor wafer(1). The separation part has a notch deeper than a finished thickness of the semiconductor wafer obtained by removing partially a rear surface thereof. The separation part has a length which extends radially outward from a flat surface(1a) of the semiconductor wafer. The length is greater than a total sum of a maximum-minimum difference between finish allowances of diameters of the semiconductor wafer and the support plate, which has substantially the same diameter as the diameter of the semiconductor wafer, and a maximum value of a positioning error between the semiconductor wafer and the support plate when the semiconductor wafer and the support plate are adhered to each other.
摘要翻译：目的：提供一种半导体晶片和半导体器件的制造方法，以在将支撑板粘附到半导体晶片之前和之后，通过使用通常的输送系统来提高半导体器件的制造效率，并且放松了半导体器件的精加工精度半导体晶片和半导体晶片和支撑板的定位精度。构成：在半导体晶片（1）的周边部分上形成分离部分（4a）。分离部分具有比通过部分地去除其后表面而获得的半导体晶片的成品厚度更深的凹口。分离部具有从半导体晶片的平坦表面（1a）径向向外延伸的长度。该长度大于半导体晶片和支撑板的直径的最终 - 最小差异的总和，其总直径与半导体晶片的直径基本相同，并且定位误差的最大值当半导体晶片和支撑板彼此粘合时，在半导体晶片和支撑板之间。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式