专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100861223B1 반도체 소자 및 그 제조방법 失效
标题翻译：半导体装置及其制造方法
公开(公告)号：KR100861223B1
公开(公告)日：2008-09-30
申请号：KR1020060135746
申请日：2006-12-27
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L21/60
CPC分类号： H01L25/18 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L25/0655 , H01L2224/24137 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01073 , H01L2924/01322 , H01L2924/04941 , H01L2924/04953 , H01L2924/14 , H01L2924/19041 , H01L2924/19042
摘要： 본 발명의 실시 예에 따른 반도체 소자는, 최상부 메탈층에 제 1 패드부가 형성된 제 1 소자와, 제 1 소자의 주변에 배열되며 최상부 메탈층에 제 2 패드부가 형성된 제 2 소자와, 제 1 패드부와 제 2 패드부를 전기적으로 연결하는 연결전극을 구비하는 집적소자; 집적소자와 연결되며 외부와의 신호 연결을 위한 본딩 패드부를 포함한다.
본 발명의 실시 예에 따른 반도체 소자 제조방법은, 최상부 메탈층에 제 1 패드부가 형성된 제 1 소자와 최상부 메탈층에 제 2 패드부가 형성된 제 2 소자를 형성하는 단계; 제 1 소자 주변에 제 2 소자를 배열하고 제 1 패드부와 제 2 패드부를 전기적으로 연결하는 연결전극을 형성하여 집적소자를 제조하는 단계; 집적소자 위에 보호막을 형성하는 단계; 보호막에 대한 식각을 통하여 집적소자와 연결되며 외부와의 신호 연결을 위한 본딩 패드부를 오픈하는 단계를 포함한다.
摘要翻译：根据本发明的一个实施方式的半导体装置包括：最上面的金属层上形成第一焊盘部分的第一元件，设置在所述第一元件的第二焊盘部分的第二元件，形成一个最上面的金属层上的第一焊盘的周边集成元件，其具有电连接所述第一焊盘部分和所述第二焊盘部分的连接电极; 并且焊盘部分连接到集成装置并用于信号连接到外部。

2. 发明公开

KR1020080061026A 씨모스 이미지센서 및 그 제조방법 失效
标题翻译： CMOS图像传感器及其制造方法
公开(公告)号：KR1020080061026A
公开(公告)日：2008-07-02
申请号：KR1020060135758
申请日：2006-12-27
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L27/146
CPC分类号： H01L27/14634 , H01L27/14636
摘要： A CMOS image sensor is provided to reduce the path of light and almost avoid loss of light by fabricating an image sensor while using a SIP(system in a package). A photodiode cell(111) without a micro lens is formed in a first substrate(100). A logic circuit part is formed in a second substrate(200). The photodiode cell is electrically connected to the logic circuit by a connection electrode(300). The first substrate can include the photodiode cell formed in the semiconductor substrate, a through electrode(113) connected to the photodiode cell, and a color filter(115) formed on the photodiode cell and the through electrode, wherein the through electrode penetrate the semiconductor substrate.
摘要翻译：提供CMOS图像传感器以减少光的路径，并且通过在使用SIP（系统在封装中）时制造图像传感器几乎避免光的损失。在第一基板（100）中形成没有微透镜的光电二极管单元（111）。逻辑电路部分形成在第二衬底（200）中。光电二极管单元通过连接电极（300）与逻辑电路电连接。第一基板可以包括形成在半导体基板中的光电二极管单元，连接到光电二极管单元的通电极（113）和形成在光电二极管单元和贯通电极上的滤色器（115），其中贯通电极穿透半导体基质。

3. 发明公开

KR1020080061020A 반도체 소자 및 그 제조방법 失效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020080061020A
公开(公告)日：2008-07-02
申请号：KR1020060135746
申请日：2006-12-27
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L21/60
CPC分类号： H01L25/18 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L25/0655 , H01L2224/24137 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01073 , H01L2924/01322 , H01L2924/04941 , H01L2924/04953 , H01L2924/14 , H01L2924/19041 , H01L2924/19042
摘要： A semiconductor device and a manufacturing method thereof are provided to form an integrated device efficiently by connecting the individual devices in an SbI(System by Interconnection) way. An integrated device comprises a first device, a second device and a connection electrode. A first pad is formed on the uppermost metal layer of the first device(31). A second pad is disposed around the first device, and formed on the uppermost metal layer of the second device(33). The connection electrode(25) connects the first pad and the second pad electrically. A bonding pad for signal connection is connected to the integrated device.
摘要翻译：提供半导体器件及其制造方法，以通过以SbI（以互连方式）连接各个器件而有效地形成集成器件。集成装置包括第一装置，第二装置和连接电极。在第一装置（31）的最上层金属层上形成第一焊盘。第二衬垫设置在第一器件周围，并形成在第二器件（33）的最上层的金属层上。连接电极（25）电连接第一焊盘和第二焊盘。用于信号连接的接合焊盘连接到集成器件。

4. 发明授权

KR100824635B1 시스템 인 패키지를 이용한 인덕터 제조 방법 有权
标题翻译：通过使用系统制造电感的方法
公开(公告)号：KR100824635B1
公开(公告)日：2008-04-24
申请号：KR1020060088426
申请日：2006-09-13
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L27/04
CPC分类号： H01F41/042 , Y10T29/4902 , Y10T29/49069 , Y10T29/49156 , Y10T29/49165
摘要： 본 발명은 시스템 인 패키지를 이용한 인덕터 제조 방법에 관한 것으로서, 인덕터의 제조 방법에 있어서, (a) 실리콘 기판을 패터닝하여 제1 관통홀을 형성하고, 상기 제1 관통홀 내벽에 배리어 메탈을 증착한 후, 금속물질을 매립하고 평탄화하여 제1 관통전극을 형성하는 단계; (b) 상기 제1 관통전극이 형성된 실리콘 기판 상에 절연막을 증착하고, 상기 절연막을 패터닝하여 상기 제1 관통홀과 어라인되는 제2 관통홀 및 인덕터홀을 형성하는 단계; (c) 상기 제2 관통홀 및 상기 인덕터홀의 내벽에 배리어 메탈을 증착한 후, 금속물질을 매립하고 평탄화하여 제2 관통전극 및 인덕터를 형성하는 단계; 및 (d) 상기 절연막 상에 보호막을 증착하고, 백 그라인드(Back Grind) 공정을 통하여 상기 실리콘 기판의 하부에 상기 제1 관통전극이 드러나도록 하는 단계를 포함한다.
본 발명에 의하면, 시스템 인 패키지를 이용한 인덕터 제조 방법을 제공함으로써, RF 소자의 설계 및 공정을 단순화시킬 수 있으며, 인덕터의 라이브러리화가 가능하다.
반도체, 인덕터, 시스템 인 패키지, 관통홀, 관통전극

5. 发明公开

KR1020080024277A 시스템 인 패키지를 이용한 인덕터 제조 방법 有权
标题翻译：使用SIP制造电感器的方法
公开(公告)号：KR1020080024277A
公开(公告)日：2008-03-18
申请号：KR1020060088426
申请日：2006-09-13
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L27/04
CPC分类号： H01F41/042 , Y10T29/4902 , Y10T29/49069 , Y10T29/49156 , Y10T29/49165
摘要： A method for manufacturing an inductor using a system-in-package is provided to simplify the design and process of an RF(Radio Frequency) device and to make the library of the inductor by connecting the inductor to a transistor which are fabricated in a divided form. A silicon substrate(100) is patterned to form a first through hole. After a barrier metal(102) is deposited on an inner wall of the first through hole, a metal material is gap-filled into the first through hole and a planarization is performed to form a first through electrode(104). A dielectric(106) is deposited on the silicon substrate on which the first through electrode is formed. The dielectric is patterned to form a second through hole and an inductor hole aligned to the first through hole. The barrier metal is deposited on inner walls of the through hole and the inductor hole, and then a metal material is gap-filled into them and a planarization is performed to form a second through electrode(108) and an inductor(110). A protection layer(112) is deposited on the dielectric. The first through electrode is exposed to a lower portion of the silicon substrate through a back grind process.
摘要翻译：提供了一种使用系统级封装制造电感器的方法，以简化RF（射频）器件的设计和处理，并通过将电感器连接到分立制造的晶体管来制作电感库形成。将硅衬底（100）图案化以形成第一通孔。在阻挡金属（102）沉积在第一通孔的内壁上之后，将金属材料间隙填充到第一通孔中，并进行平坦化以形成第一通孔（104）。电介质（106）沉积在其上形成有第一通电极的硅衬底上。电介质被图案化以形成与第一通孔对准的第二通孔和电感器孔。阻挡金属沉积在通孔和电感器孔的内壁上，然后将金属材料间隙填充到其中，并执行平坦化以形成第二通电极（108）和电感器（110）。保护层（112）沉积在电介质上。第一通孔电极通过后研磨工艺暴露于硅衬底的下部。

6. 发明授权

KR100798276B1 이미지 센서 및 그 제조방법 失效
标题翻译：图像传感器及其制作方法
公开(公告)号：KR100798276B1
公开(公告)日：2008-01-24
申请号：KR1020060080118
申请日：2006-08-23
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L27/146
CPC分类号： H01L27/14634 , H01L27/14621 , H01L27/14627 , H01L27/1469 , H01L2224/0554 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2924/00014 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： An image sensor and a manufacturing method thereof are provided to improve photo sensitivity and manufacture yield by using a connecting electrode and a though electrode. A photo diode cell(111) is formed on a first substrate(100). A logic circuit unit is formed on a second substrate(200). A connecting electrode(300) is located between the first substrate and the second substrate. The connecting electrode electrically connects the photo diode cell to the logic circuit unit. The first substrate includes the photo diode cell formed on a semiconductor substrate(110), a color filter(115) formed on the photo diode cell, and a through-electrode(113). The through-electrode is directly connected to the photo diode cell. The through electrode is formed by passing through the semiconductor substrate. The connecting electrode is electrically connected to the photo diode cell by the through-electrode.
摘要翻译：提供了一种图像传感器及其制造方法，以通过使用连接电极和通电极来提高光敏度和制造成品率。在第一基板（100）上形成光电二极管单元（111）。逻辑电路单元形成在第二基板（200）上。连接电极（300）位于第一基板和第二基板之间。连接电极将光电二极管单元电连接到逻辑电路单元。第一基板包括形成在半导体基板（110）上的光电二极管单元，形成在光电二极管单元上的滤色器（115）和通孔（113）。直通电极直接连接到光电二极管单元。通过电极通过半导体衬底形成。连接电极通过通孔与光电二极管电池电连接。

7. 发明授权

KR100711912B1 반도체 소자의 금속 배선 형성 방법 失效
标题翻译：形成半导体金属布线的方法
公开(公告)号：KR100711912B1
公开(公告)日：2007-04-27
申请号：KR1020050131508
申请日：2005-12-28
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 동작 속도를 향상시키기 위한 것으로서, 전도층을 갖는 반도체 기판 위에 비아홀을 가지는 제1 절연막을 형성하는 단계, 비아홀을 채우는 비아 금속 배선을 형성하는 단계, 제1 절연막 위에 비아홀보다 폭이 넓은 트렌치를 가지는 제2 절연막을 형성하는 단계, 트렌치를 채우는 트렌치 금속 배선을 형성하는 단계를 포함하며, 제2 절연막은 SiOC를 포함하는 low-k 물질로 구성하며, 제1 절연막은 제2 절연막 물질과 다른 절연물질로 구성한다. 본 발명에 따르면 싱글 다마신 공정을 이용하여 먼저 비아 금속 배선을 만들고, 비아 금속 배선보다 폭이 넓으며 비아 금속 배선과 전기적으로 연결을 이루는 트렌치 금속 배선을 형성함으로써 완전한 금속 배선을 형성함에 따라 종래에 듀얼 다마신 공정을 이용하여 비아홀(via hole) 내부를 감광막으로 채우고 트렌치를 형성하는 공정 단계를 진행하지 않으므로, 절연막과 비아홀을 채운 감광막의 식각 선택비 차로 인해 트렌치 밑면에 담(fence)이 생기지 않으며, 비아홀 내부를 채우는 감광막을 제거함에 따라 발생하는 부산물이 비아홀 및 트렌치 내부에 잔류하지 않으므로 금속 배선에 보이드가 발생하지 않아 반도체 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
또한, 트렌치 금속 배선을 둘러싸 지지하는 절연막을 저유전율 물질이며 SiOC 물질을 포함하는 low-k 물질을 사용함으로써 이웃하는 트렌치 금속 배선 사이에 존재하는 기생 커패시턴스를 최소화하고, 비아 금속 배선을 둘러싸 지지하는 절연막을 패터닝 공정이 용이한 산화규소 또는 FSG 등의 절연막을 1,000Å 이상의 두 께로 형성함으로써 다층 금속 배선에서 상하로 중첩하는 트렌치 금속 배선 사이에 존재하는 기생 커패시턴스를 최소화하여 반도체 소자의 동작 속도를 향상시킬 수 있다.
트렌치, 금속 배선, 기생 커패시턴스
摘要翻译：一种制造半导体器件的方法，该方法包括：在具有导电层的半导体衬底上形成具有通孔的第一绝缘膜;形成通孔金属布线以填充通孔; 形成具有宽的沟槽，和形成沟槽金属线填充所述沟槽的第二绝缘膜，第一和第二绝缘层由含有的SiOC，第一绝缘膜的第二绝缘膜的低k材料的它由材料和其他绝缘材料组成。常规的，如根据本发明使用镶嵌处理单个经由金属布线产生第一，具有比宽经由金属线通过形成成形经由金属布线和电气与所述连接沟槽的金属丝，以形成一个完整的金属线使用双镶嵌工艺中，通孔（通路孔）中填充感光膜不与形成沟槽，所述处理步骤进行内部由于感光层的非填充的绝缘膜中所选择的蚀刻和通孔确实发生在所述沟槽的底部的壁（篱笆），从在去除光刻胶层而产生的副产物不填充通孔留在通孔和沟槽可以不具有空隙的金属线改善了电性能和半导体器件的可靠性的内部。

8. 发明公开

KR1020060079425A 반도체 소자 및 이의 제조 방법 失效
标题翻译：半导体装置及其制造方法
公开(公告)号：KR1020060079425A
公开(公告)日：2006-07-06
申请号：KR1020040117615
申请日：2004-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L21/336
摘要： 본 발명은 게이트 길이(Gate length)가 줄어드는 문제를 해결한 반도체 소자 및 이의 제조 방법에 관한 것으로, 본 발명의 반도체 소자는 기판과, 상기 기판 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상부의 게이트 폴리와, 상기 게이트 폴리 측부의 제 1 사이드 월과, 상기 제 1 사이드 월 측부의 제 2 사이드 월과, 상기 게이트 폴리 및 상기 소오스/드레인 영역 표면에 형성된 코발트 실리사이드 및 상기 기판 내에 상기 게이트 폴리 양측에 형성된 소오스/드레인 영역을 포함하여 이루어짐을 특징으로 한다.
사이드 월(side wall), 코발트 실리사이드
摘要翻译：一种半导体器件包括衬底，形成在衬底上的栅极绝缘膜以及形成在栅极绝缘膜上的栅极绝缘膜，栅极多晶硅侧的第一侧壁，第一侧壁侧的第二侧壁，在栅极多晶硅和源极/漏极区的表面上形成的硅化钴，还有一个源/漏区。

9. 发明授权

KR100550380B1 반도체 소자의 금속배선 형성 방법 失效
标题翻译：形成半导体金属布线的方法
公开(公告)号：KR100550380B1
公开(公告)日：2006-02-09
申请号：KR1020030041022
申请日：2003-06-24
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L21/60
CPC分类号： H01L24/05 , H01L23/53219 , H01L23/53223 , H01L24/03 , H01L24/11 , H01L2224/02166 , H01L2224/0401 , H01L2224/05599 , H01L2224/05624 , H01L2224/13099 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01007 , H01L2924/01013 , H01L2924/01014 , H01L2924/01018 , H01L2924/01022 , H01L2924/01029 , H01L2924/0105 , H01L2924/04941
摘要： 본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 보다 자세하게는 본딩패드의 개구부가 형성되기 전에 열처리 공정을 진행하는 반도체 소자의 금속배선 형성 방법에 관한 것이다.
본 발명의 상기 목적은 소정의 구조물이 형성된 반도체 기판의 상부 전면에 금속층을 형성하고 패터닝하여 금속 배선층을 형성하는 단계; 상기 금속 배선층을 포함한 기판 상부 전면에 보호막을 형성하는 단계; 상기 보호막이 형성된 기판을 열처리하는 단계; 상기 금속 배선층의 일부분이 드러나도록 상기 보호막을 선택적 식각하여 본딩 패드를 형성하는 단계; 상기 본딩 패드가 형성된 기판의 뒷면을 그라인드한 후 상기 본딩 패드를 통해 프로브 테스트하는 단계 및 상기 본딩 패드를 외부 회로와 연결하기 위해 와이어 본딩하는 단계를 포함하는 반도체 소자의 금속배선 형성 방법에 의해 달성된다.
따라서, 본 발명의 반도체 소자의 제조 방법은 본딩패드의 개구부를 형성하기 전에 열처리 공정을 진행함으로써 오븐에 노출된 본딩패드가 베이크 장비에서 아웃개싱되는 물질 등에 의해 오염되거나 열에너지를 받아서 산화가 쉽게 이루어지는 문제점을 해결하여 반도체 소자 신뢰도를 향상시키는 효과가 있다.
bond pad, sintering, bake, 금속배선, top metal
摘要翻译：本发明涉及的是，更精确地，金属导线形成半导体器件进行与之前形成的接合垫的上形成半导体器件的金属布线的方法中，开口的热处理工艺。

10. 发明授权

KR100529627B1 콘택 형성 방법 및 이 방법에 의해 제조된 콘택을구비하는 반도체 소자 失效
标题翻译：用于形成接触和半导体器件的方法
公开(公告)号：KR100529627B1
公开(公告)日：2005-11-17
申请号：KR1020030021959
申请日：2003-04-08
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L21/28
摘要： 반도체 소자에 형성된 소자 전극과 금속 배선층을 전기적으로 접속하기 위한 콘택을 형성하는 방법 및 이 방법에 의해 제조된 콘택을 구비하는 반도체 소자를 제공하기 위하여, 본 발명은, 콘택홀 내부 및 절연막 위에 제1 배리어 막을 형성한 후 경과된 시간이 기준 시간을 초과하는 가를 판단하고, 상기 경과 시간이 기준 시간 이하인 경우에는 빠른 열처리 장비 또는 전기로에서 열처리 공정을 실시하여 제1 배리어 막을 열처리하며, 상기 경과 시간이 기준 시간을 초과하는 경우에는 제1 배리어 막을 1회 더 증착한 후 상기 기준 시간이 경과되기 전에 빠른 열처리 장비 또는 전기로에서 열처리 공정을 실시하여 제1 배리어 막을 열처리하는 콘택 형성 방법을 제공한다. 이와 같이 본 발명은 제1 배리어 막의 증착 공정으로부터 이 막의 열처리 공정까지의 경과 시간이 기준 시간 내에 포함되도록 관리함으로써, 안정된 콘택 저항을 갖는 콘택을 형성할 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式