专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100877364B1 제어 가능한 위상을 가지는 주기성 전기 신호를 발생하는방법 및 회로 장치 有权
标题翻译：用于产生具有可控相位的周期性电信号的方法和电路装置
公开(公告)号：KR100877364B1
公开(公告)日：2009-01-09
申请号：KR1020070048820
申请日：2007-05-18
申请人： 내셔널 세미컨덕터 저머니 아게
发明人： 에브너크리스티안
IPC分类号： H03D3/02
CPC分类号： H04L7/0008 , H03B28/00 , H03F3/45085 , H03F3/45183 , H03F2203/45361 , H03F2203/45504 , H03F2203/45702
摘要： 본 발명은 지정된 주파수를 가지지만 입력신호 위상들은 서로 다른 수 개의 입력신호들(s1, s2, s1
* , s2
* )의 가중 중첩으로서, 제어신호(x)에 의해 각기 조절되며 각각에 입력신호들(s1, s2, s1
* , s2
* ) 중의 하나가 공급되는 병렬 배치구성의 조절 가능 트랜스컨덕턴스 단들에 적용되는 가중 중첩에 의한, 지정된 주파수 및 제어신호(x)에 의존하는 위상 P를 가지는 전기 출력신호의 발생에 관한 것이다. 이른바 위상 보간을 이용하여 더 높은 선형성 요건들에 부합하도록 할 수 있게 하기 위하여, 본 발명은, 제1 입력신호(s1)의 제1 입력신호 위상(0°) 및 제2 입력신호 위상이 제1 입력신호 위상보다 위상차(120°)만큼 더 큰 제2 입력신호(s2)의 제2 입력신호 위상(120°) 사이에 놓이는 위상을 가지는 출력신호를 발생하기 위해, 제1 입력신호(s1)와 제2 입력신호(s2) 및 2개의 추가의 입력신호들(s1
*
1 , s2
*
1 및 s1
*
2 , s2
*
2 각각)은 가중 형태로 중첩되고, 그것에 의해, 2개의 추가의 입력신호들(s1
*
1 , s2
*
1 및 s1
*
2 , s2
*
2 각각)은 위상차(120°)만큼 다른 위상들을 가지고 제1 및 제2 입력신호들(s1, s2)에 관하여 위상차의 절반(60°)만큼 위상 편이된다.

2. 发明授权

KR100861780B1 대기 전류 및 공통 모드 제어 기능이 조합된 ＡＢ급 증폭기회로 有权
标题翻译：具有组合静态电流和共模控制的AB类放大器电路
公开(公告)号：KR100861780B1
公开(公告)日：2008-10-06
申请号：KR1020070048830
申请日：2007-05-18
申请人： 내셔널 세미컨덕터 저머니 아게
发明人： 에브너크리스티안
IPC分类号： H03F3/20
CPC分类号： H03F3/45183 , H03F3/45085 , H03F2203/45361 , H03F2203/45504 , H03F2203/45702
摘要： 본 발명은 안정된 증폭 특성 및 안정된 공통 모드 전위(½ x (Voutp + Voutn))를 차동 출력 신호(Voutp - Voutn)에 공급하는 증폭기 회로를 제공하는 데 그 목적이 있다. 본 발명의 주된 특징은 출력 트랜지스터들(T1-T4)을 통해 흐르는 대기 전류(quiescent current)들 및 상기 차동 신호의 공통 모드 전위를 조합된 형태로 제어하도록 상기 증폭기 회로의 제어단으로 피드백하는 제어 경로(24,26,30,28,36,38,34,32)이다. 이와 같이 하나 및 동일의 제어 경로(24,26,30,28,36,38,34,32)에서 2가지의 제어 기능을 조합함으로써 개별 제어 루프들 간의 어떠한 연결도 회피될 수 있다.

3. 发明授权

KR100923692B1 디지털 위상검출기 및 디지털 위상검출신호의 발생을 위한방법 有权
标题翻译：数字相位检测器和用于产生数字相位检测信号的方法
公开(公告)号：KR100923692B1
公开(公告)日：2009-10-27
申请号：KR1020070068233
申请日：2007-07-06
申请人： 내셔널 세미컨덕터 저머니 아게
发明人： 베르커하인쯔 , 에브너크리스티안
IPC分类号： H03L7/091 , H03L7/087
CPC分类号： H03L7/093 , H03L7/091
摘要： 본 발명은 예컨대 소위 위상동기루프(PLL)에서 사용될 수 있는 디지털 위상검출기(PD)와 디지털 위상검출을 위한 방법에도 관련된다. 본 발명에 의하면 입력 클록신호(PD_IN)의 더 높은 주파수의 샘플링 클록신호(CK_0, CK_90)에 대한 위상동기(phasing)를 지정하는 디지털 위상검출신호(PD_OUT)가 얻어진다. 샘플링 기기(14)의 전자부품들의 제한된 성능 능력, 특히 제한된 속력의 결과로서의 위상 분해능의 한계를 극복하기 위해, 샘플링 클록신호(CK)가 샘플링(14)을 위해 곧바로 사용되지는 않지만 미리 디지털적으로 조절가능한 위상 변위(12)를 겪는 새로운 종류의 개념이 이용된다. "보조 샘플링 클록신호"(CK )가 생겨난다. 샘플링 기기(14)는 위상검출신호(PD_OUT)의 더 유효한 제1 디지털 성분(OUT1 )을 전달한다. 이 제1 디지털 성분(OUT1 )의 평가에 기초하여, 위상 변위(12)가 취해지고 위상검출신호(PD_OUT)의 제2 디지털 성분(OUT2 )이 발생된다. 보조 샘플링 클록신호(CK )는 여기서는 각 경우에 샘플링 클록신호(CK)의 하나의 주기보다 작은 단계들에서 조절가능하다.

4. 发明公开

KR1020080005144A 디지털 위상검출기 및 디지털 위상검출신호의 발생을 위한방법 有权
标题翻译：数字相位检测器和数字相位检测信号的产生方法
公开(公告)号：KR1020080005144A
公开(公告)日：2008-01-10
申请号：KR1020070068233
申请日：2007-07-06
申请人： 내셔널 세미컨덕터 저머니 아게
发明人： 베르커하인쯔 , 에브너크리스티안
IPC分类号： H03L7/091 , H03L7/087
CPC分类号： H03L7/093 , H03L7/091
摘要： A digital phase detector and a method for generating a digital phase detection signal are provided to designate phasing for a sampling clock signal having higher frequency than an input signal. A digital phase detector includes a phase-change-device, a sampling device(14), and evaluation devices(20,22). The phase-change-device generate sub sampling clock signal. The sub sampling clock signal is controllable in smaller unit than a cycle. The sampling device samples an input clock signal for a more significant first digital component by using the sub sampling clock signal. The evaluation device evaluates the first digital component to generate a digital control signal based on the evaluation, controls the phase-change-device, and generates a second digital component.
摘要翻译：提供数字相位检测器和用于产生数字相位检测信号的方法，以指定具有比输入信号高的频率的采样时钟信号的相位。数字相位检测器包括相变装置，采样装置（14）和评估装置（20,22）。相变装置产生副采样时钟信号。子采样时钟信号可以以比循环更小的单位进行控制。采样装置通过使用子采样时钟信号对更重要的第一数字分量的输入时钟信号进行采样。评估装置基于评估来评估第一数字分量以产生数字控制信号，控制相变装置，并产生第二数字分量。

5. 发明公开

KR1020070112065A 대기 전류 및 공통 모드 제어 기능이 조합된 ＡＢ급 증폭기회로 有权
标题翻译：具有组合电流和共模控制的AB类放大器电路
公开(公告)号：KR1020070112065A
公开(公告)日：2007-11-22
申请号：KR1020070048830
申请日：2007-05-18
申请人： 내셔널 세미컨덕터 저머니 아게
发明人： 에브너크리스티안
IPC分类号： H03F3/20
CPC分类号： H03F3/45183 , H03F3/45085 , H03F2203/45361 , H03F2203/45504 , H03F2203/45702
摘要： A class AB amplifier circuit with combined quiescent current and common mode control is provided to prevent any coupling between separate control loops by combining two control functions in one and the same control path. First and second supply terminals(12,14) supply a first supply potential(Vss) and a second supply potential(Vdd) to an amplifier circuit. An output stage has a first output node(16) and a second output node(18) for output of differential output signals(Voutn,Voutp). The first output node is connected to the first supply terminal and the second supply terminal via first and second output transistors(T1,T2), respectively. The second output node is connected to the first supply terminal and the second supply terminal via third and fourth output transistors(T3,T4). A control stage is input with an input signal(Vinn,Vinp) to control the output transistors. A control path is fed back into the control stage for the combined control of the quiescent currents of the output transistors and a common mode potential of the differential output signal.
摘要翻译：提供具有组合静态电流和共模控制的AB类放大器电路，通过将两个控制功能组合在同一控制路径中，防止分离的控制回路之间的任何耦合。第一和第二电源端子（12,14）向放大器电路提供第一电源电位（Vss）和第二电源电位（Vdd）。输出级具有用于输出差分输出信号（Voutn，Voutp）的第一输出节点（16）和第二输出节点（18）。第一输出节点分别经由第一和第二输出晶体管（T1，T2）连接到第一电源端子和第二电源端子。第二输出节点经由第三和第四输出晶体管（T3，T4）连接到第一电源端子和第二电源端子。用输入信号（Vinn，Vinp）输入控制级，以控制输出晶体管。将控制路径反馈到控制级，用于组合控制输出晶体管的静态电流和差分输出信号的共模电位。

6. 发明公开

KR1020070112064A 제어 가능한 위상을 가지는 주기성 전기 신호를 발생하는방법 및 회로 장치 有权
标题翻译：用于产生具有可控相位的周期性电信号的方法和电路布置
公开(公告)号：KR1020070112064A
公开(公告)日：2007-11-22
申请号：KR1020070048820
申请日：2007-05-18
申请人： 내셔널 세미컨덕터 저머니 아게
发明人： 에브너크리스티안
IPC分类号： H03D3/02
CPC分类号： H04L7/0008 , H03B28/00 , H03F3/45085 , H03F3/45183 , H03F2203/45361 , H03F2203/45504 , H03F2203/45702
摘要： A method and a circuit for generating a periodic electric signal with a controllable phase are provided to achieve the linearity of a phase interpolation only by using weighted superposition of several input signals. When generating an output signal(sout) with a phase which lies between a first input signal phase of a first input signal(s1) and a second input signal phase of a second input signal(s2), the first and the second input signals and two input signals(s1*,s2*) are superimposed in a weighted fashion. The two input signals have phases different by the phase difference and are phase-shifted by one half of the phase difference with regard to the first and the second input signals.
摘要翻译：提供用于产生具有可控相位的周期性电信号的方法和电路，以通过使用若干输入信号的加权叠加来实现相位插值的线性。当以位于第一输入信号（s1）的第一输入信号相位和第二输入信号（s2）的第二输入信号相位之间的相位产生输出信号（峰值）时，第一和第二输入信号和以加权方式叠加两个输入信号（s1 *，s2 *）。两个输入信号具有相位相位不同的相位，并相对于第一和第二输入信号相移一半的相位差。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式