专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明授权

KR100440420B1 고전압 고속 ＳＯＩ 금속 산화물 반도체 전계 효과트랜지스터 失效
标题翻译： 고전압고속SOI금속산화물반도체전계효과트랜스스터터
公开(公告)号：KR100440420B1
公开(公告)日：2004-07-15
申请号：KR1020010051563
申请日：2001-08-25
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 브랸트안드레스 , 노워크에드워드조세프 , 통민호
IPC分类号： H01L27/12 , H01L21/84 , H01L29/78
CPC分类号： H01L29/78696 , H01L21/84 , H01L27/1203 , H01L29/42384
摘要： A semiconductor device including an SOI substrate; a plurality of diffusion regions in substrate, separated by, and abutting a plurality of body regions in said substrate, a first one of the body regions and its abutting diffusion regions having a first width and successive ones of the body regions and their abutting diffusion regions having successively smaller widths; and a plurality of gates each over one of the plurality of body regions and separated from the body regions by a dielectric material, said plurality of gates connected to a common voltage terminal.
摘要翻译：一种包括SOI衬底的半导体器件; 在衬底中的多个扩散区，由所述衬底中的多个体区分开并邻接，第一个体区和它的邻接扩散区具有第一宽度，并且连续的体区和它们的邻接扩散区依次具有较小的宽度; 以及多个栅极，每个栅极位于所述多个体区中的一个之上并且通过介电材料与所述体区分开，所述多个栅连接到公共电压端子。

62. 发明授权

KR100436651B1 반도체 소자 失效
标题翻译：空值
公开(公告)号：KR100436651B1
公开(公告)日：2004-06-22
申请号：KR1020017011850
申请日：2000-03-22
申请人： 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코
发明人： 가와사키,마사시 , 오노,히데오 , 오토모,아키라
IPC分类号： H01L21/84
CPC分类号： H01L29/7869 , B82Y20/00 , C01G1/02 , C01P2002/77 , H01L21/0242 , H01L21/02472 , H01L21/02488 , H01L21/02502 , H01L21/0254 , H01L21/02554 , H01L21/02565 , H01L29/22 , H01L29/45 , H01L29/4908 , H01L29/78603 , H01S5/3214 , H01S5/347
摘要： 본 발명은 벌크 단결정에 비교할 때 고품질의 박막을 제공하고, 우수한 특성의 반도체 소자를 제공한다. 예를 들어, 채널층(11)은 산화아연 ZnO와 같은 반도체로 형성된다. 소스(12), 드레인(13), 게이트(14), 그리고 게이트 절연층(15)은 전계효과 트랜지스터(FET)를 형성하기 위해 상기 채널층(11) 상에서 형성된다. 기판(16)의 경우, 적절한 재료가 상기 채널층(11)의 박막 재료에 의존하여 선택되는데, 양자의 격자 상수의 양립성을 고려한다. 예를 들어, 만약 ZnO가 베이스 재료로서 상기 채널층의 반도체로 사용된다면, ScAlMgO
4 와 같은 것이 상기 기판(16)으로 사용될 수 있다.
摘要翻译：本发明提供了与大块单晶相当的高品质薄膜，并提供了具有优异特性的半导体器件。沟道层11例如由诸如氧化锌ZnO等的半导体形成。源极12，漏极13，栅极14和栅极绝缘层15形成在沟道层111上以形成FET。对于基板16，考虑到两个晶格常数的兼容性，根据沟道层11的薄膜材料选择合适的材料。例如，如果使用ZnO作为沟道层的半导体作为基底材料，则ScAlMgO 4等可以用于衬底16。

63. 发明公开

KR1020040027376A 질화 알루미늄 (ＡｌＮ) 기판을 제조하는 방법 有权
标题翻译：用于制造氮化铝衬底以制造优化的AlN衬底的方法用于低电压应用部分的电子部分的支持单元
公开(公告)号：KR1020040027376A
公开(公告)日：2004-04-01
申请号：KR1020030066187
申请日：2003-09-24
申请人： 알스톰
发明人： 페라토,마르끄 , 쁘띠봉,알랭 , 자리즈,장
IPC分类号： H01L21/84
CPC分类号： C23C4/18 , C04B35/581 , C04B35/62665 , C04B35/62805 , C04B35/6281 , C04B35/62815 , C04B35/62884 , C04B2235/3208 , C04B2235/3225 , C04B2235/3229 , C04B2235/3865 , C04B2235/441 , C23C4/10 , C23C4/12 , H01L21/4807
摘要： PURPOSE: A method for fabricating an aluminum nitride substrate is provided to fabricate an optimized AlN substrate for a support unit for an electronic part of a low voltage application part by spraying powder including AlN particles on the support unit at a high temperature and a high speed. CONSTITUTION: Powder is sprayed on the support unit at a high temperature and a high speed to form a substrate. The powder including the AlN particles are covered with an oxide precursor material layer that forms a liquid in the periphery of the AlN particles during a spray process and is selected from an oxide precursor material for forming an oxide.
摘要翻译：目的：提供一种制造氮化铝衬底的方法，以通过在高温和高速下将包含AlN颗粒的粉末喷涂在支撑单元上来制造用于低电压施加部件的电子部件的支撑单元的优化的AlN衬底。构成：将粉末以高温高速喷涂在支撑单元上，形成基板。包含AlN颗粒的粉末被覆在氧化物前体材料层中，该氧化物前体材料层在喷涂过程中在AlN颗粒的周围形成液体，并且选自用于形成氧化物的氧化物前体材料。

64. 发明公开

KR1020030077299A 에스오아이 반도체소자의 제조 방법 无效
标题翻译：制造SOI半导体器件的方法
公开(公告)号：KR1020030077299A
公开(公告)日：2003-10-01
申请号：KR1020020016347
申请日：2002-03-26
申请人： 에스케이하이닉스 주식회사
发明人： 남명희
IPC分类号： H01L27/12 , H01L21/84 , H01L29/84
摘要： PURPOSE: A method for manufacturing an SOI(Semiconductor On Insulator) semiconductor device is provided to remove holes due to collision ionization in a drain region, thereby preventing kink phenomenon. CONSTITUTION: An SOI substrate(100) including an insulating layer(102) and a silicon layer(104) is prepared. A source(110) is formed at lower portion of the silicon layer by performing the first ion-implantation. The first trench(112) is formed to expose the source. A silicon oxide layer and a gate(116) are formed. A drain(118) is formed by performing the second ion-implantation. The second trench(130) is formed to expose the source. After forming an insulating layer, the first contact hole(121) is formed to expose the source in the second trench. A source line(122) is filled into the first contact hole to connect the source. The second and third contact hole are formed to expose the drain and a body line formation region by selectively etching the insulating layer. A drain line(126) and a body line(128) are formed by filling the second and third contact hole, respectively.
摘要翻译：目的：制造SOI（半导体绝缘体）半导体器件的方法，以便在漏极区域中由于碰撞电离而去除空穴，从而防止扭结现象。构成：制备包括绝缘层（102）和硅层（104）的SOI衬底（100）。通过执行第一离子注入，在硅层的下部形成源（110）。第一沟槽（112）形成为暴露源。形成氧化硅层和栅极（116）。通过执行第二离子注入形成漏极（118）。第二沟槽（130）形成为露出源。在形成绝缘层之后，形成第一接触孔（121）以暴露第二沟槽中的源极。源极线（122）被填充到第一接触孔中以连接源极。通过选择性地蚀刻绝缘层，形成第二和第三接触孔以暴露出漏极和体线形成区域。通过分别填充第二和第三接触孔来形成排水管线（126）和主体管线（128）。

65. 发明公开

KR1020030072993A 질화갈륨 기판의 제조 장치 및 방법 失效
标题翻译：用于制造GAN基板的装置和方法
公开(公告)号：KR1020030072993A
公开(公告)日：2003-09-19
申请号：KR1020020012325
申请日：2002-03-08
申请人： 주식회사 엘지이아이
发明人： 이석우
IPC分类号： H01L21/84
摘要： PURPOSE: An apparatus and method for manufacturing a GaN substrate are provided to be capable of conserving the temperature of a substrate at a lower point than the sublimation point of Ga molecule by irradiating laser beam to the backside of the substrate for deviating the GaN layer from the substrate. CONSTITUTION: An apparatus for manufacturing a GaN substrate is provided with the first chamber(250) transmitted with the heat generated from an electric furnace(210), the second chamber(254) storing Ga molecule generation powder, located in the first chamber, an inflow pipe(251) installed from the outside through one side of the first chamber to one side of the second chamber for supplying N molecule generation gas, a delivery pipe(252) connected from the other side of the second chamber to the first chamber for delivering GaN, at least one substrate(120) vertically located to the delivery pipe, and a susceptor(100) exposed to the outside through the first chamber and the electric furnace for fixedly loading the substrate. Preferably, the apparatus further includes a laser beam irradiating part located at the lower portion of the substrate.
摘要翻译：目的：提供一种用于制造GaN衬底的装置和方法，其能够通过将激光束照射到衬底的背面而保留比Ga分子的升华点更低点的衬底的温度，以使GaN层从底物。构成：用于制造GaN衬底的装置设置有由电炉210产生的热量传播的第一室250，存储位于第一腔室中的Ga分子产生粉末的第二室254，从外部经由第一室的一侧向第二室的一侧安装用于供给N分子产生气体的流入管（251），从第二室的另一侧连接到第一室的输送管（252）输送GaN，垂直定位于输送管的至少一个基板（120）和通过第一室暴露于外部的基座（100）和用于固定地装载基板的电炉。优选地，该装置还包括位于基板的下部的激光束照射部。

66. 发明公开

KR1020030057376A 부분 ＳＯＩ 기판을 이용한 반도체 장치 및 그 제조 방법 失效
标题翻译：采用部分SOI衬底的半导体器件及其制造方法
公开(公告)号：KR1020030057376A
公开(公告)日：2003-07-04
申请号：KR1020020083927
申请日：2002-12-26
申请人： 가부시끼가이샤 도시바
发明人： 나가노하지메 , 니따신이찌 , 오야마쯔히사또
IPC分类号： H01L21/84
CPC分类号： H01L27/10894 , H01L21/76251 , H01L21/76264 , H01L21/76275 , H01L21/76278 , H01L21/76283 , H01L21/84 , H01L27/10829 , H01L27/10861 , H01L27/1087 , H01L27/10897 , H01L27/1203 , H01L2924/0002 , H01L2924/00
摘要： 반도체 장치는 지지 기판의 제1 영역 상에 매립 산화물층을 개재하여 형성된 제1 반도체층과, 상기 지지 기판의 제2 영역 상에 형성된 제2 반도체층을 구비하고 있다. 상기 지지 기판과 상기 제2 반도체층과의 계면은, 상기 매립 산화물층의 하면과 실질적으로 같거나, 혹은 상기 매립 산화물층보다 깊은 부분에 위치한다.

67. 发明公开

KR1020030021905A ＳＯＩ 상의 반도체 장치 및 그의 제조방법 有权
标题翻译：硅绝缘子半导体器件及其制造方法
公开(公告)号：KR1020030021905A
公开(公告)日：2003-03-15
申请号：KR1020010055467
申请日：2001-09-10
申请人： 삼성전자주식회사
发明人： 이영기 , 신헌종 , 임지운
IPC分类号： H01L27/12 , H01L21/84 , H01L29/78
CPC分类号： H01L29/66772 , H01L29/78624
摘要： PURPOSE: A semiconductor device on a silicon-on-insulator(SOI) is provided to guarantee a sufficient ground region by forming an asymmetrical source/drain junction with respect to a gate. CONSTITUTION: A semiconductor substrate has a SOI structure in which an insulation layer(100b) of a predetermined thickness is formed and a single crystal silicon layer(100c) is formed on the insulation layer. An isolation layer(110) is formed on the insulation layer on the semiconductor substrate. A gate includes the single crystal silicon layer formed between the isolation layers, a gate insulation layer(121) and a gate conductive layer(122). An insulation layer spacer(130) is formed on the sidewall of the gate. A source junction(150) and a drain junction(160) are asymmetrically formed at both sides of the gate in a region between the gate spacer and the isolation layer.
摘要翻译：目的：提供绝缘体上硅（SOI）上的半导体器件，以通过相对于栅极形成不对称的源极/漏极结来保证足够的接地区域。构成：半导体衬底具有其中形成预定厚度的绝缘层（100b）并且在绝缘层上形成单晶硅层（100c）的SOI结构。隔离层（110）形成在半导体衬底上的绝缘层上。栅极包括形成在隔离层之间的单晶硅层，栅极绝缘层（121）和栅极导电层（122）。绝缘层隔离物（130）形成在栅极的侧壁上。源极结（150）和漏极结（160）在栅极间隔物和隔离层之间的区域中不对称地形成在栅极的两侧。

68. 发明授权

KR100318839B1 반도체장치및그제조방법 失效
公开(公告)号：KR100318839B1
公开(公告)日：2002-10-04
申请号：KR1019960057884
申请日：1996-11-27
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 야마자끼순페이 , 후쿠나가타케시
IPC分类号： H01L21/84
摘要： 확실한 전극 콘택트를 가지는 반도체장치이다. 먼저, 수지재료로 층간절연막을 형성하고, 다음에, 개방구멍을 형성한다. 이때, 산소 플라즈마에 의해 층간 절연막을 파낸다. 이것에 의해, 테이퍼 형상을 가지는 개방구멍이 얻어진다. 이러한 구성은, 회로 패턴이 복잡하여도 콘택트를 용이하게 이룰 수 있게 한다.

69. 发明授权

KR100339644B1 반도체장치 失效
公开(公告)号：KR100339644B1
公开(公告)日：2002-06-05
申请号：KR1020010026635
申请日：2001-05-16
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 장홍용
IPC分类号： H01L21/84
摘要： PURPOSE: A semiconductor device is provided to improve contact margin and contact reliability by forming a tapering section in a contact hole. CONSTITUTION: A multilayer insulating film including at least two layers(114,115) is sequentially formed on a gate region and a source/drain regions(109,110). A plurality of holes(202,203,204) are formed in the multilayer insulating film. At this time, the bottom insulating layer(114) is etched by wet-etching process, thus producing undercutting inside in the contact hole. In order to remove the undercutting, a dry etching process is performed, thereby forming tapered sections having tilt angles which decrease successively from the top insulating layer toward rthe bottom insulating layer.

70. 发明公开

KR1020010109372A 반도체 공정을 이용한 충격센싱장치 및 그 제조방법 失效
标题翻译：用于使用半导体工艺进行感应冲击的装置及其制造方法
公开(公告)号：KR1020010109372A
公开(公告)日：2001-12-10
申请号：KR1020000029365
申请日：2000-05-30
申请人： 정해도
发明人： 정해도 , 강충길 , 조인호 , 박준민 , 정은수 , 제우성
IPC分类号： H01L21/84
摘要： 본 발명은 반도체 공정을 이용하는 충격센서에 관한 것이다. 본 발명에 의한 반도체 충격센서는, 다결정실리콘으로 형성되는 충격센싱장치로써, 중심부분에 형성되는 중심전극과; 상기 중심전극에서 빔에 의하여 지지되고, 중심전극을 중심으로 원형으로배치되는 복수개의 이동평판; 상기 이동평판 사이에 각각 배치되는 복수개의 고정평판; 상기 이동평판은 고정평판 사이에서 떠 있는 상태로 지지되고, 충격에 의하여 상기 고정평판과 접촉시 전류가 도통하는 것에 의하여 충격을 감지하는 것을 특징으로 한다. 그리고 이러한 충격센서는 반도체 공정을 이용하여 제조되고, MEMS기술을 이용하여 소형이면서도, xy평면 상에서 어떠한 방향으로의 충격도 신뢰성을 가지고 판별하는 것이 가능한 충격센서를 제공하는 것이 가능하게 되는 잇점을 기대할 수 있게 된다

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式