会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 53. 发明授权
    • 통신망에서 E1 링크를 이용한 패킷 데이터 처리를 위한 정합장치
    • 用于在通信网络中使用EI链路处理分组数据的匹配装置
    • KR100129143B1
    • 1998-04-08
    • KR1019940035488
    • 1994-12-21
    • 한국전자통신연구원
    • 이인화장문수박형준홍재환배달진신동진
    • H04L12/801H04L12/46H04L12/70
    • Disclosed is a matching apparatus for processing packet data utilizing E1 link in a communication network. The apparatus comprises a phase lock loop circuit, a processor matching circuit, a controlling/decoding circuit, an E1 framer, an E1 transmitting/receiving circuit, an IPC matching circuit and a clock generator. The phase lock loop circuit supplies a clock. The processor matching circuit receives a Read/Write signal from a processor. The controlling/decoding circuit decodes the address from the matching circuit by selecting a board, a remote alarm and a local alarm. The E1 framer is initialized and the state of E1 framer is continuously reported to the processor matching circuit. The E1 transmitting/receiving circuit processes and transmits the data from E1 framer and from a line driver. The data, clock and information from the E1 framer are transmitted to the IPC matching circuit.
    • 公开了一种用于在通信网络中利用E1链路处理分组数据的匹配装置。 该装置包括锁相环电路,处理器匹配电路,控制/解码电路,E1成帧器,E1发送/接收电路,IPC匹配电路和时钟发生器。 锁相环电路提供时钟。 处理器匹配电路从处理器接收读/写信号。 控制/解码电路通过选择电路板,远程报警器和本地报警器来对来自匹配电路的地址进行解码。 E1成帧器被初始化,并且E1成帧器的状态被连续报告给处理器匹配电路。 E1发送/接收电路从E1成帧器和线路驱动器处理和发送数据。 来自E1成帧器的数据,时钟和信息被传送到IPC匹配电路。
    • 56. 发明授权
    • CDMA 이동통신 제어국의 보코더/셀렉터 내에서의 이중포트램 통신을 위한 제어회로
    • CDMA移动系统
    • KR1019970011684B1
    • 1997-07-14
    • KR1019940034646
    • 1994-12-16
    • 한국전자통신연구원
    • 이재호홍재환신동진
    • H04B7/216
    • a first decoder receiving a first chip selection signal generated in a selector and transcoding interface board assembly(SXIA); a second decoder receiving a second chip selection signal generated in a selector and transcoding board assembly(SXOA); a dual memory which outputs a first and second BUSY signal controlling the direction of data transmission by receiving the signals generated in the first and second decoder, and transmits the stored data in the set transmission direction; a first operation control part controlling the operation of SXIA according to the bus signal generated in SXIA and the signal generated in the first decoder and the first BUSY signal generated in the dual memory; and a second operation control part controlling the operation of SXOA according to the bus signal generated in SXOA and the signal generated in the second decoder and the second BUSY signal generated in the dual memory.
    • 接收在选择器和代码转换接口板组件(SXIA)中生成的第一芯片选择信号的第一解码器; 接收在选择器和转码板组件(SXOA)中生成的第二芯片选择信号的第二解码器; 双存储器,其通过接收在第一和第二解码器中生成的信号来输出控制数据传输方向的第一和第二BUSY信号,并以设定的传输方向发送所存储的数据; 第一操作控制部分,根据在SXIA中产生的总线信号和在第一解码器中产生的信号和在双存储器中产生的第一BUSY信号来控制SXIA的操作; 以及第二操作控制部分,其根据在SXOA中生成的总线信号和在第二解码器中产生的信号和在双存储器中生成的第二BUSY信号来控制SXOA的操作。
    • 59. 发明公开
    • CDMA 이동통신 네트워크 노드에서의 멀티캐스팅 통신경로 제어 방법
    • CDMA移动通信网络节点中的多播通信路径控制方法
    • KR1019960027791A
    • 1996-07-22
    • KR1019940035481
    • 1994-12-21
    • 한국전자통신연구원
    • 박형준홍재환최병철정연쾌배달진신동진
    • H04L12/44
    • 본 발명은 CDMA 이동통신 셀프루팅 네트워크 노드에서의 멀티캐스팅 통신 경로 제어방법에 관한 것으로 특히, 수신된 프레임의 첫 번째 어드레스의 바이트가 소정값으로 세팅되어 있고 멀티캐스팅 제어 어드레스 애트리뷰트 바이트의 비트중적어도 한 비트이상 세트되어 있는지를 검사하는 제1과정과, 상기 제1과정의 검사조건에 만족하는 경우 멀티캐스팅 통신프레임 플래그를 세트시키고 만약 상기 조건이 만족되지 못하면 상기 통신 프레임 플래그를 리세트 시키는 제2과정과,상기 제2과정이후 프레임 어드레스의 두 번째 바이트 중 상위 4비트와 노드 내부의 멀티캐스팅 제어 어드레스 애트리뷰트의 상위 4비트를 각 위치의 비트별로 비교한 후 비교결과 임의의 한 비트라도 동일한 대응 비트가 존재하면 멀티캐스팅 통신 네트워크 플래그를 세트시키 는 제3과정 및 상기 제2과정이후 프레임 어드레스의 두 번째 바이트중 상위 4비트와노드 내부의 멀티캐스팅 제어 어드레스 애트리뷰트의 상위 4비트를 각 위치의 비트별로 비교한 후 비교결과 대응하는 4비트 모두가 상이할 경우에는 상기 멀티케스팅 통신 네트워크 플래그를 리세트 시키는 제4과정을 포함하는 멀티캐스팅통신용 플래그인 멀티캐스팅 통신 프래임 플래그와 멀티캐스팅 통신 네트워크 플래그 생성 과정후의 멀티캐스팅 통신경로제어방법을 제공하면, 메시지 프레임의 멀티캐스팅 그룹 어드레스와 노드 자신이 가지고 있는 멀티캐스팅 제어 어드레스 애트리뷰트를 경로제어에 이용함으로써 다양한 토플로지의 네트워크 구조하에서도 그룹 멀티캐스팅 통신용 메시지 프레임에 대한 셀프루팅이 가능한 효과가 있다.